Солонинко А.А.

 Структура для контроля степени оплавления планаризующего диэлектрика при изготовлении интегральных схем, включающая полупроводниковую подложку со сформированными на ней параллельными токопроводящими дорожками с трапецеидальным сечением и углом между нижним основанием трапеции и боковой стороной не менее 45°, покрытых слоем планаризующего диэлектрика, отличающаяся тем, что, с целью об...

 Изобретение относится к микроэлектронике и может быть использовано при контроле дефектов слоев кремниевых структур. Предлагаемый способ заключается в том, что на диэлектрический слой, нанесенный на контролируемый нижний слой и вскрытый путем удаления верхних слоев структуры, дополнительно наносят планаризующий диэлектрический слой, коэффициент преломления которого составляет 0,8-1,2 от ко...