Иллюстрации к патенту
2363978
Устройство параллельного логического суммирования аналоговых сигналов слагаемых, эквивалентных двоичной системе счисления
