Иллюстрации к патенту 391759

Способ контроля правильности раскладки проводников многослойных печатных плат