Многоканальное приоритетное устройство для динамической памяти

Многоканальное приоритетное устройство для динамической памяти

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Рес уб н111003087 (61) Дополнительное к авт. свид-ву(22) Заявлено 051081 (21) 3342337/18-24

Р М К з

G 06 F 9/46 с присоединением заявки ¹Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет(53 } УДК 681 . 325 (088.8) Опубликовано 070383, Бюллетень № 9

Дата опубликования описания 070383 (72) Авторы изобретения

Д.А. Бруевич, Р.М. Воробьев и A.Ã. Кулик (71) Заявитель (54) МНОГОКАНАЛЬНОЕ ПРИОРИТЕТНОЕ УСТРОЙСТВО

ДЛЯ ДИНАМИЧЕСКОЙ ПАМЯТИ

Изобретение относится к цифровой вычислительной технике и может быть использовано в блоках управления многоканальных запоминающих устройств использующих динамический принцип хранения информации.

Известно асинхронное приоритетное устройство, содержащее регистр запросов, вспомогательный регистр, группу элементов И-НЕ, элемент НЕ, элементы И 1).

Наиболее близким по технической сущности и достигаемому результату к изобретению является многоканальное приоритетное устройство, содержащее две группы элементов И-НЕ, эле» мент задержки, элементы НЕ, регистр (2).

Недостатком известных устройств является низкое быстРодействие.

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что в многоканальное приоритетное устройство для динамической памя ти, содержащее генератор импульсов, в каждом канале первый элемент И-НЕ, элемент задержки, элемент НЕ и триггер ответа, причем каждый l-й запросный вход (1= 1...П, и - число источников запроса устройства) соединен с первым входом первого элемента И-НЕ 1 -го канала, выход первого

5 элемента И-НЕ каждого канала соединен с входом элемента задержки данного канала, выход которого соединен с входом элемента НЕ своего канала и с соответствующими входами первых элементов И-НЕ остальных каналов, выход элемента НЕ каждого канала соединен с выходом признака данного канала устройства, введены восемь элементов И-НЕ, три элемента задержки, два элемента ИЛИ, реверсивный счетчик, триггер запрета регенерации, три элемента НЕ, триггер срочной регенерации, элемент И, триггер добавления единицы, в каждом канале второй элемент И-НЕ, причем выход. элемента задержки каждого канала соединен с соответствующими входами первого и второго элементов

И-НЕ, выход первого элемента И-НЕ соединен с соответствующими входами первых элементов И-НЕ каждого канала, с соответствующим входом второГо элемента И-НЕ и с первым входом третьего элемента И-НЕ, выход второго элемента И-HE соединен с вхоЗ0 дом первого элемента задержки, вы1003087 ход которого соединен с соответствующими входами первых элементов И-НЕ каждого канала, с соответствующим входом первого элемента И-НЕ и вторым входом третьего элемента И-НЕ, выход третьего элемента И-НЕ соединен с первым входом четвертого элемента И-НЕ, с выходом признака регенерации устройства и с соответствующим входом первого элемента ИЛИ, остальные входы которого соединены

10 с выходами элементов НЕ каждого канала и с первыми входами вторых элементов И-НЕ своих каналов, вторые входы вторых элементов И-НЕ каналов соединены со вторым входом четвертого элемента И-НЕ и с первым тактовым

15 входом устройства, выход первого эле" мента ИЛИ соединен с выходом признана обращения устройства, выход втор ro элемента И-НЕ каждого канала соединен с единичным входом триггера ответа своего канала, вход сброса триггера ответа каждого канала, соединен с соответствующим запросным входом устрсйства, прямой выход триг- 25 гера ответа каждого канала соединен с соответствующим ответным выходом устройства, инверсный выход триггера ответа каждого какала соединен c соответствующим входом первого элемента И-НЕ своега канала, выход четвертого элемента И-НЕ соединен с сигнальным выходом устройства, с вычи30 тающим входом счетчика и с единичным входом триггера запрета регенерации, вход сброса которого соединен с входом запрета регенерации устройства, прямой выход .триггера запрета регенерации соединен с входом первого элемента НЕ, выход которого соединен с соответствующим входом второго элемента И-НЕ, выходы счетчика соединены с входами второго элемента

ИЛИ и пятого элемента И-НЕ, выход которого соединен с единичным входом

40 триггера срочной регенерации, вход сброса триггера срочной регенерации соединен с выходсм второго элемента

ИЛЧ, с входом второго элемента НЕ, с соответствующим входом второго элемента И-НЕ и с первым выходом состояния устройства, прямой выход триггера срочной регенерации соединен с соответствующим входом первого

50 элемента И-НЕ и со вторым выходом состояния устройства, инверсный вы" ход триггера срочной регенерации соединен с первым входом шестого элемента И-НЕ, второй вход которого соединен со вторым тактовым входом устройства, третий вход шестого элемента И-НЕ соединен с выходом генератора импульсов, с входом третьего элемента НЕ и с первым входом седьмого элемента И-НЕ, второй вход ко торого соединен с выходом второго элемента НЕ, выход шестого элемента, 65

И-НЕ соединен с первым входом элемента И, выход седьмого элемента

И-НЕ соединен со вторым входом элемента И, выход которого соединен с входом сброса триггера добавления единицы, выход третьего элемента НЕ соединен с входом второго элемента задержки, выход которого соединен с входом синхронизации триггера добавления единицы, прямой выход триггера добавления единицы соединен с третьим входом седьмого элемента

И-НЕ и со входом третьего элемента ,задержки, инверсный выход триггера добавления единицы соединен с первым входом восьмого элемента И-НЕ, второй вход которого соединен с выходом третьего элемента задержки, а выход восьмого элемента И-НЕ соединен с суммирующим входом счетчика.

На чертеже приведена структурная схема устройства.

Устройство содержит каналы 1,триг геры 2 и 3 ответа каналов 1., элемент

И-HE 4, элементы И-.НЕ 5 и 6 каналов 1, элемент И-НЕ 7, элементы задержки 8 и 9 каналов 1, элемент 10 задержки, элементы НЕ 11 и 12 каналов 1, элемент И-НЕ 13, элементы

И-НЕ 14 и 15 каналов 1, элемент

И-НЕ 16, элемент ИЛИ 17, выход 18 состояния устройства, триггер 19 запрета регенерации, реверсивный счетчик 20, элемент И-НЕ 21, элемент

ИЛИ 22, триггер 23 срочной регенерации, элемент И-HE 24, элемент И-НЕ 25 генератор 26 импульсов, элементы

HE 27 — 29, элемент И 30, элементы задержки 31 и 32, триггер 33 добавления единицы, элемент И-HE 34, запросные входы 35 и 36 устройства, ответные выходы 37 и 38 устройства, выход 39 состояния устройства, тактовый вход 40 устройства, вход 41 запрета регенерации устройства, тактовый вход 42 устройства, сигнальный выход 43 устройства, выход 44 признака обращения устройства, выходы 45 и 46 признака канала устройства, выход 47 признака регенерации устройства.

Для уяснения принципа действия устройства рассмотрим его работу при низкой частоте и при высокой частоте обращений к памяти со стороны внешних устройств.

Под низкой частотой обращения к памяти понимают такую ситуацию, когда после удовлетворения запросов к устройству по обоим каналам, они некоторое время отсутствуют, при высокой частоте, непосредственно после удовлетворения запроса по первому каналу, устройство приступает к обработке обращения по второму каналу, затем вновь по первому-и т.д.

В исходном состоянии запросов к устройству нет и на входах 35 и 36

1003087 присутствуют потенциалы логического нуля, которые поступают на входы сброса триггеров 2 и 3, вследствие чего последние находятся в сброшенном состоянии и на выходах устройства 37 и 38 присутствуют также логические нули. Так как на первых входах элементов И-НЕ 5 и 6 присутствуют низкие уровни напряжения, то на их выходах и на выходах элементов задержки 8 и 9 оказываются высокие 30 уровни, а на выходах 45 и 46 элементов НЕ 11 и 12 низкие. Поскольку устройство периодически осуществляет регенерацию ииформации в памяти, то рассмотрение его работы можно на- 5 чать с момента, когда регенерация была только что произведена и запроса не поступает. Это означает присутствие низкого уровня напряжения на входе элемента И-HE 7 и на входе элемента И-НЕ 4. На выходах этих элементов будут высокие уровни, на выходе элемента задержки 10 также высокий, а на выходе элемента И-НЕ 13 низкий.. На выходе 47 также низкий потенциал. На всех входах элемента

ИЛИ 17 оказываются логические нули, следовательно, на выходе также логический ноль. Так как признак обращения к динамической памяти отсутствует, то формирователь синхронизирующих сигналов памяти (не показан) не запускается и находится в выжидающем режиме, что означает наличие логических нулей на входах 40 и 42.

Низкий уровень на входе 40 подтверждает логическую единицу на выходах элементов И-HE 14, 15 и 16. Посколь» ку рассмотрение работы устройства мы начали с момента, когда регенерация была только что произведена, 40 то .это соответствует наличию логической единицы на выходе генератора

26 импульсов, нулевому состоянию счетчика 20 и сброшенному состоянию триггера 33. Таким образом, на вы- 45 ходе элемента HE 29 будет .логический ноль и на выходе элемента задержки

31 " также логический ноль, на выходах элементов И-НЕ 24 и 25 - логические единицы, что даст логическую 50 единицу и на выходе элемента И 30.

Логический ноль с выхода триггера

33 поступает через элемент задержки

32 на первый вхрд элемента И-НЕ 34, что определяет логическую единицу на его выходе. Поскольку на всех выходах счетчика 20 присутствуют низкие уровни напряжения, то на выходе элемента И-HE 21 будет логическая единица, а на выходе элемента ИЛИ 22 логический ноль, вследствие чего триггер 23 оказывается в сброшенном состоянии. При отсутствии обмена на вход 41 и далее на вход сброса триггера 19 поступает низкий уровень напряжения, поэ ому этот триггер на- 65 ходится в сброшенном состоянии и на выходе элемента НЕ 27 будет логическая единица.

Пусть в момент данного исходного состояния на входы 35 и 36 одновременно поступают запросы от двух внешних устройств. На входах сброса триггеров 2 и 3 оказываются логиМские единицы, но .так как эти триггеры управляются уровнем логического нуля их состояние не изменяется и на их инверсных выходах останутся высокие -потенциалы. Таким образом, на всех входах элементов И-HE 5 и 6 оказываются логические единицы, элементы открываются и на их выходах образуются логические нули, которые затем проходят через элементы задержки 8 и 9. Величина задержки элемента 8:выбирается несколько меньшей, чем у элемента 9, поэтому низкий уровень с ее выхода попадает на вход элемента И-HE 6. прежде, чем с выхода на вход элемента И-НЕ 5. Логический ноль с выхода инвертируется элементом НЕ 11 и на выходе 45 появляется логическая единица, служащая признаком дальнейшей работы памяти с первым каналом. Этот же сигнал, пройдя на выход признака обращения

44 через элемент ИЛИ 17, запускает формирователь синхронизирующих сигналов памяти. По окончании обслуживания запроса первого канала на вход 40 поступает положительный импульс, стробирующий элементы И-HE 14

15 и 16. Однако совпадение логических единиц произойдет только на входах элемента И-НЕ 14, который откроется, и логический ноль с его выхода поступит на единичный вход триггера 2. Последний перебросится, и с выхода устройства 37 будет выдан сигнал Ответ, являющийся признаком окончания обмена. Одновременно с инверсного выхода триггера 2 на второй вход элемента И-HE 5 поступит логический ноль. На выходе элемента 5 и. на выходе элемента задержки 8 появится логическая единица, поступающая на вход элемента

И-НЕ 6, на всех входах которого оказываются высокие потенциалы. Элемент И-НЕ 6 открывается и на его выходе и на выходе элемента задержки 9 возникает логический ноль, а на выходе элемента НЕ 12 логическая единица. Последняя сохраняет состояние логической единицы на выходе

44 и является признаком дальнейшей работы со вторым каналом. После завершения предЫдущего цикла начинается обслуживание запроса второго канала. Очередной запуск формирователя синхронизирующих сигналов происходит- независимо от снятия запроса первого канала со в"ода 35, т.е. быстродействие устройства целиком

1003087 определяется внутренним циклом работы памяти. После окончания работы со вторым каналом на вход 40 поступает положительный импульс, открывающий элемент И-НЕ 15. Низкий уровень с выхода этого элемента перебра- 5 сывает триггер 3 и с выхода 38 вы- дается сигнал Ответ . Одновременно, логический ноль с инверсного выхода триггера 3 закрывает элемент

И-НЕ 6 и íà его выходе и на выходе. 10 элемента задержки 9 появляется логическая единица. На этом обслуживание поступивших внешних обращений заканчивается, причем триггеры ответов 2 и 3 возвращаются в исходное состояние после снятия соответствующих запросов со входов 35 и 36.

Рассмотрим теперь работу устройства, начиная с исходного состояния описанного выше.. Период следования импульсов с генератора 26 определяется типом запоминающих микросхем динамической памяти и когда на.его выходе появляется логический ноль, то подтверт.дается логическая единица на выходах элементов И-НЕ 24 и

25, и,. следовательно, на выходе элемента И 30. В то же время состояние выхода элемента НЕ 29 изменится с низкого уровня на высокий, а спустя некоторое время высокий уровень появится на выходе элемента задержки

31, который соединен со входом синхронизации триггера 33. Так как величина задержки элемента 31 выби- рается несколько большей, чем время прохождения сигнала через элемент

И 30, то вначале будет, подтвержден высокий уровень на входе сброса триггера 33, а затем на его вход синхронизации поступит положительный фронт. 40 установочного сигнала, который пе реведет триггер в единичное состояние. Таким образом, на втором входе элемента И-НЕ 34 окажется логический ноль, а на пеРвом чеРез вРемя, опре- 45 деляемое элементом задержки 32 логическая единица. Это состояние продлится до прихода высокого уровня напряжения с генератора 26 импульсов. 50

На всех трех входах элемента

И-НЕ 25 окажутся логические единицы, на его выходе появится логический ноль и на выходе элемента И 30 также логический ноль, который переведет триггер 33 вновь в нулевое состояние. На инверсном выходе триггера 33 и на втором входе элемента И-НЕ 34 окажется высокий уровень, а на первом низкий, но спустя время задержки, на элементе 32. Таким образом, на выходе элемента И-HE 34 и на суммирующем входе счетчика 20 появится отрицательный импульс но длительности равный времени задержки на элементе 32. В первом разряде счетчика 65 появится единица, что повлечет за собой изменение состояния выхода элемента ИЛИ 22 с логического нуля на логическую единицу.. Последняя поступает на первый вход элемента

И-НЕ 7 как запрос на регенерацию информации, причем если она появляется в МоМВНТ когда происходит, обслуживание внешних обращений, то начало регенерации задерживается до окончания этого обслуживания. Если обслуживание внешних обращений окончено, на выходе элемента задержки 10 появляется логический ноль, а на выходе элемента И-НЕ 13 - логическая единица. Затем происходит новый запуск формирователя синхронизирующих сигналов памяти и после прихода первого синхронизирующего сигнала на вход

40 устройства на выходе элемента

И-НЕ 16 возникает отрицательный им-. пульс, возвращающий счетчик 20 в нулевое состояние и снимающий запрос на регенерацию с первого входа элемента И-HE 7. Одновременно импульс с выхода элемента И-НЕ 16 поступает на выход 43 устройства для добавления единицы в счетчик адресов pereнерации (не показан), имеющего ту же разрядность, что и счетчик 20. На этом обслуживание запроса на регеие,рацию заканчивается и вновь начина-, нается обслуживание запросов внешних обращений, если они к этому моменту поступят на входы устройства.

Таким образом, при низкой частоте обращений к памяти со стороны внешних устройств, приоритет всегда отдается этим обращениям, а регенерация осуществляется в промежутках времени свободных от их обслуживания.

Рассмотрим работу устройства при высокой частоте обрашений внешних устройств. В данном режиме в момент выдачи сигнала Ответ одним из каналов на входе другого канала уже присутствует запрос на обслуживание, который в дальнейшем и проходит в оперативную память. Поэтому запрос на регенерацию, поступивший на первый вход элемента И-НЕ 7, не обслуживается, в то время как содержимое счетчика 20 постоянно растет. Такая ситуация сохраняется в течение определенного времени, после чего в счетчике 20. оказывается число 11 ° ..1. Рассмотрение дальней" шей работы устройства начнем с момента непосредственно предшествующего данной ситуации, что соответствует состоянию: выход генератора 26 импульсов — логический ноль, выход элемента задержки 31 — логическая единица, выходы элементов И-НЕ 24 и 25 - -логическая единица, выход элемента И 30 — логическая единица, прямой выход триггера 33 — логичес1003087 кая единица, инверсный выход — логический ноль, выход элемента И-HE 34логическая единица, выходы элементов И-HE 21 и 7, ИЛИ 22 -.логическая единица, прямой выход триггера 23логический ноль, инверсный выход - 5 логическая единица, выход элемента

НЕ 28 - логический ноль. Это состояние сохраняется до появления логической единицы на выходе генератора 2б импульсов, после чего очеред- 10 ным положительным импульсом входа устройства элемент И-НЕ 24 открывается и появившийся отрицательный импульс на его выходе проходит через элемент И 30 на вход сброса триггера 33. Триггер возвращается в нулеsoe состояние и на выходе элемента

И НЕ 34 образуется отрицательный импульс, переводящий счетчик 20 в состояние ll ° ° ° 1 ° На выход эле" нта 20

И-НЕ 21 оказывается логический ноль, который, поступая на единичный вход триггера 23, переводит его в единичное состоянйе. На прямом выходе триггера 23 появляется: логическая единица, поступающая. на первый вход элемента И-НЕ 4.

После этого сразу же начинается цикл регенерации, по окончании которого число в счетчике 20 уменьшит. ся на единицу. Одновременно отрицательный импульс поступает на выход

43 для добавления единицы в счетчик адресов регенерации. Поскольку высокий уровень с первого входа эле мента И-НЕ 4 не снимается, то после окончания внутреннего цикла памяти вновь начинается цикл регенерации и так до тех пор, пока не закончится регенерация информации во всех адресах динамической памяти. Режим 40 срочной регенерации продолжается

speMs, в течение которого блокируется прохождение в оперативную память внешних обращений, одновременно блокируется"и сую4ирующий вход.счетчи- 45 ка 20, так как на второй вход элемента И-НЕ 24 поступает логический ноль с инверсного выхода триггера

23, элемент И-НЕ 24 не открывается, отрицательные импульсы на вход сбро- 50 са триггера 33 не проходят и. он остается в единичном состоянии в течение некоторого времени. Как тоько счетчик 20 окажется в состоянии

00...0 с выхода элемента HJIH 22 на вход сброса триггера 23 поступит низкий уровень напряжения, который вернет его в исходное положение.

Логическая единица с первого входа элемента И-HE 4 снята.и устройство возвращается к обслуживанию внешних обращений.

Выходи 39 и 18 служат для указания внешним устройствам моментов времени соответственно наиболее и наименее предпо"тительных для нача- 65 ла обмена. Логический ноль на выхо- де 39 означает, что обслуживание обращений, накопленных в счетчике

20, на регенерацию окончено н гарантируется обслуживание внешних обращений, поступающих с любой.интен-.. сивностью, без задержки на срочную регенерацйю в течение некоторого времени. ПоявленИе логической единицы на выходе 18 означает, что началась срочная регенерация н внешние обращения не смогут пройти в оперативную память в течение определенного времени.

Цля дальнейшего повышения быстродействия устройства испо льзуется режим запрета регенерации, при котором от внешних устройств на вход поступает высокий уровень напряжения. После появления очередного отрицательного импульса на выходе элемента И-НЕ 16 триггер переводится в единичное состояние и на выходе элемента НЕ 27 оказывается логический ноль. Поступая на второй вход элемента И-HE 7 последний запрещает прохождение запросов на регенерацию через младший по приоритету канал.

Это означает, что если высокий уровень на вход 41 поступает в момент, наиболее предпочтительный для начала обмена (логический ноль на выходе 39), то гарантируется обслуживание внешних обращений без задержки на регенерацию.

Таким образом, применение изобретения позволяет существенно снизить время ожидания обслуживания в наиболее благоприятные для системы моменты:времени. Быстродействие устройства повышается также за счет введения связей между инверсными выходами триггеров ответов и вторыми входами первых элементов И-НЕ, так как обслуживание нового запроса может начаться еще до сброса предыдущего.

Формула изобретения

Многоканальное приоритетное устройство для динамической памяти, содержащее генератор импульсов, в каждом канале первый элемент И-НЕ, элемент задержки, элемент НЕ и триггер ответа, причем каждый 4 -й запросный вход (=1...и, где И число источников запроса) устройства соединен с первым входом первого элемента И-HE 4 -го канала, выход первого .элемента И-НЕ каждого канала соединен с входом элемента задержки данного канала, выход которого соединен с входом элемента НЕ своего канала и с соответствующими входами .первых элемс нтов И-НЕ остальных каналов, выход элемента HE

1003087

12 каждого канала соединен с выходом признака данного канала устройства, отличающееся тем, что, с целью повышения его быстродействия, оно содержит восемь элементов И-НЕ, три элемента задержки, два элемента

ИЛИ, реверсинный счетчик, триггер запрета регенерации, три элемента

НЕ, триггер срочной регенерации, элемент И, триггер добавления единицы, в каждом канале второй элемент

И-НЕ, причем выход элемента задержки каждого канала соединен с соответствующими входами первого и второго элементов И-НЕ, выход первого элемента H-HE .соединен с соответствующими входами первых элементов

И-HE каждого канала, с соответствующим входом нторого элемента И-НЕ и с первым входом третьего элемента

И-НЕ, выход второго элемента И-НЕ Qp соединен с входом первого элемента задержки, выход которого соединен с соответствующими входами первых элементов И-НЕ каждого канала, с соотнетстн ющим входом первого эле- 25 мента И-НЕ и со вторым входом третьего элемента И-НЕ, выход третьего элемента И-НЕ соединен с первым входом четнертого элемента И-НЕ, с выходом признака регенерации устройст- gp ва и с соответствующим входом первого элемента ИЛИ, остальные входы которого соединены с выходами элементов НЕ каждого канала и с первыми входами втсрых элементов И-НЕ своих каналов,. вторые входы вторых элементов И-HE каналов соединены о вторым входом четвертого элемента

И-НЕ и с первым тактовым входом устройства, выход первого элемента ИЛИ соедчнен с выходом признака обраще- 40 ния устройства, выход второго элемента И-HE каждого канала соединен с единичным входом триггера ответа своего канала, вход сброса триггера ответа каждого канала соединен с 45 соответствующим запросным входом устройства, прямой выход триггера отнета каждого канала соединен с соответствующим ответным выходом устройства, инверсный выход триггера 50 ответа каждого канала соединен с соответствующим входом первого элемента И-НЕ своего канала, выход ,четвертого элемента И-НЕ соединен с сигнальным выходом устройства, с 55 вычитающим входом счетчика и с единичным нходом триггера запрета регенерации, вход сброса которого соединен с входом запрета регенерации устройства, прямой выход триггера запрета регенерации соединен с входом первого элемента НЕ, выход которого соединен с соответствующим входом второго элемента И-НЕ, выходы счетчика соединены с входами второго элемента ИЛИ и пятого элемента

И-НЕ, выход которбго соединен с единичным входом триггера срочной регенерации, вход сброса триггера срочной регенерации соединен с выходом второго элемента ИЛИ, с входом второго элемента НЕ, с соответствующим входом второго элемента И-HE u с первым выходом состояния устройства, прямой выход триггера срочной регенерации соединен с соответствующим входом первого элемента И-НЕ и со вторым выходом состояния устройства, инверсный выход триггера срочной регенерации соединен с первым входом шестого элемента И-НЕ, второй вход которого соединен со вторым тактовым входом устройства, третий вход шестого элемента И-НЕ соединен с выходом генератора импульсов, с входом третьего элемента НЕ и с первым входом седьмого элемента И-НЕ, второй вход которого соединен с выходом второго элемента НЕ, выход шестого элемента И-HE соединен с первым входом элемента И, выход седьмого элемента И-НЕ соединен со вторым входом элемента И, выход которого соединен с входом сброса триггера добавления единицы, выход третьего элемента НЕ соединен с входом второго элемента задержки, выход которого соединен с входом синхронизации триггера добавления единицы, прямой выход триггера добавления единицы соединен с третьим входом третьего элемента задержки, инверсный выход триггера добавления единицы соединен с первым входом восьмого элемента И-НЕ, второй вход которого соединен .с выходом третьего элемента задержки, выход восьмого элемента

И-НЕ соединен с суммирующим входом счетчика.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке 9 2928578/18-24, кл. G 06 F 9/46, 1980.

2. Авторское свидетельство СССР по заявке Р 2900414/18-24, кл. G 06 F 9/46, 1980 (прототип)., 1003087

Тираж 704 Подписное

8HHHIIH Государственного комитета СССР по делам. изобретений и:открытий

113035, Москва, Ж-35, Раушская наь., д. 4/5

/ Заказ 1554/32

Филиал ППП Патент ., г. Ужгород, ул. Проектная, 4

Составитель М. Кудряшов

Редактор Л. Филиппова . Техред М.Тепер Корректор О.Билак