Устройство для сопряжения вычислительных машин

Устройство для сопряжения вычислительных машин

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик ф г, (63) Дополнительное к авт. саид-ву(22) Заявлено 17.07.81 (21) 3317930/18-24 (И1M.Êë.

G, 06 F 3/04 с присоединением заявки Nо—

Государственный комитет

СССР оо делам изобретений н открытий (23) Приоритет

Опубликовано 150333. Бюллетень М 10 (33) УДК 681.325 (088.8) Дата опубликования описания 150333 ъ

7.

В.В. Роздобара, И.А. Баранов, 3/.ЙРГсщодййй: ц„ (72) Авторы изобретения (7() Заявитель (54) УСТРОЙСТВО ЛЛЯ СОПРЯЖЕНИЯ ВЫЧИСЛИТЕЛЬНЫХ

МАШИН

Изобретение относится к вычисли тельной технике и может быть использовано в высоконадежных вычислительных комплексах с резервированием на уровне вычислительных машин (ВМ) для сопряжения последних между собой через интерфейс ввода-вывода.

Известны устройства для сопряжения

ВМ, содержащие блок прерываний, коммутатор, приемный регистр, дешифратор, блок обмена, селектор, блок выдачи управляющих сигналов и блоки усиления первого н второго интерфейсов (1 1.

Недостаток этих устройств состоит. в ограниченной области применения, так как они позволяют сопрягать толь- ко по одной ВМ на каждом интерфейсе.

Наиболее близким к изобретению по технической сущности является устройство для сопряжения ВМ, содержащее входной и выходной буферные регистры, элемент И, три элемента И-ИЛИ, узел коммутации, узлы управления первым и вторым интерфейсами, два триггера и два элемента НЕ, причем первый и второй информационные входы устройства соединены соответственно с первым и третьим входами первого элемента ИИЛИ, выход которого через входной буферный регистр соединен с ннформационным входом элемента И,. выход и управляющий вход которого соответственно соединены со входом выходного буферного регистра и первым выходом узла коммутации, второй выход которого соединен с пятым и шестым входами первого элемента И-ИЛИ, а третий выход - co вторыми входами второго и третьего элементов И-ИЛИ, третьи входы которых соединены соответственно с выходом первого элемента НЕ и первым вхо м узла коммутации., и с выходом второго элемента НЕ и вторым входом узла коммутации, первый выход которого соединен с четвертыми входами второго и третьего элементов И-ИЛИ, выходы которых соединены с первыми входами первого и второго триггеров, выходы которых соединены с соответствующими выходами первой и второй групп управляющих входов и выходов устройства f2(Однако недостаток и этого устройства состоит в ограниченной области применения.

Цель изобретения — расширение области применения устройства эа счет обеспечения возможности сопряжения между собой двух групп ВМ.

1005018

Пос тавленная цель достигается тем, что в устройство для сопряжения ВМ, содержащее входной буферный регистр и выходной буферный регистр, выход которого является информационным выходом устройства, элемент И,три элемента И-ИЛИ, блок коммутации, два триггера и два элемента НЕ, причем первый и второй входы первого элемента И-ИЛИ соединены соответственно с первым и вторым информационными вхо30 дами устройства, а выход — через входной буферный регистр с информационным входом элемента И, выход и управляющий вход которого соответственно соедйнены со входом выходного буферного регистра и первым выходом блока коммутации, второй выход которого соединен с вторым и третьим входами первого элемента И-ИЛИ, а третий выход — с первыми входами второго и третьего элементов И-.ИЛИ, вторые входы кОторых соединены соответственно с выходами первого и второго элементов НЕ и с первым и вторым входами блока коммутации, второй выход которого соединен с третьим и четвертым входами первого элемента И-ИЛИ, а третий выход — с первыми входами второго и третьего элементов И-ИЛИ, вторые входы которых соединены соответ- 30 ственно с выходами первого и второго элементов НЕ и первым и вторым входами блока коммутации, первый выход ко- торого соединен с третьими входами второго и третьего элементов И-ИЛИ, 35 выходы которых соединены соответственно с первыми входами первого и второго триггеров,. выходы которых соединены с соответствующими выходами первой и второй групп управляющих выходов устройства, введены блок обработки запросов и два блока связи, причем первые группы входов первого и второго блоков связи соответственно соединены с соответствующими входами первой и второй групп управляющих входов устройства, первые входы — соответственно с выходами первого и второго триггеров, а выходы — соответственно со вторыми входами первого и второго. триггеров, входами первого и второго элементов НЕ и третьим и четвертым входами блока коммутации, первый и второй, входы блока обработки запросов соединены соответственно с первым и .вторым информационными 55 входами устройства, первый выход - с пятым входом ) первого элемента И-HZIH

1 пятым входом блока коммутации, четвер тыми входами второго и третьего элементов И-ИЛИ и вторым входом первого блока6О связи, второй выход - с шестым входом первого элемента И-ИЛИ, шестым входом блока коммутации, пятыми входами второго и третьего элементов ИИЛИ и вторым входом второго блока 65 связи, а первые и вторые группы входов и выходов - с соответствующими входами и выходами первой и второй групп управляющих входов и выходов устройства, а также тем, что блок обработки запросов содержит узел при» оритета, регистр команд, счетчик байтов, схему сравнения, регистр фиксации запросов, коммутатор, элемент ИНЕ, элемент ИЛИ-НЕ, два элемента ИЛИ и четыре элемента И, причем первые и вторые группы входов узла приоритета и коммутатора соединены соответственI но с первой и второй группами входов блока, выход и вход узла приоритета соединены соответственно с выходом элемента ИЛИ-НЕ и входом регистра фиксации запросов, первая и вторая группы выходов которого подключены соответственно к группам входов первого и второго элементов ИЛИ, выходы которых . соединены соответственно с первым и вторым входами коммутатора и с первыми входами первого, третьего и второго, четвертого элементов И, третий и четвертый входы коммутатора соединены соответственно с первым и вторым входами блока, выход — через счетчик байтов с первым входом схемы сравнения, а группа выходов — с группой входов регистра команд, первый выход которого подключен ко второму входу схемы сравнения, второй выход — ко вторым входам третьего и четвертого элементов И, третьи входы которых соединены с выходом элемента И вЂ” НЕ, а выходы— соответственно с первым и вторым выходами блока, первая и вторая группы выходов регистра фиксации запросов, выходы первого и второго элементов И и схемы сравнения соединены соответственно с первой и второй группами выходов блока, и тем, что блок связи содержит счетчик времени, элемент ИЛИ, четыре элемента И и два элемента НЕ, причем группа входов первого элемента И является группой входов блока, а выход — соединен с первым входом элемента ИЛИ и через первый элемент НЕ с первым входом второго элемента И, второй вход и выход которого подключены соответственно к выходу счетчика. времени и второму входу элемента

ИЛИ, выход которого соединен с выходом блока и первым входом третьего элемента И, первый вход четвертого элемента И соединен с первым входом блока, входы счетчика времени подключены соответственно к выходам третьего и четвертого элементов И, вторые входы которых через зторой элемент HE соединены со вторым входом блока.

На фиг.1 представлена блок-схема предложенного устройства на фиг.2 функциональная схема блока обработки запросов.

1005018

Устройство содержит -(фиг. 1) выходной буферный регистр 1, входной буферный регистр 2, блок 3 коммутации, триггеры 4и 5., элементы И-ИЛИ 6,7 и

8, элементы HE 9 и 10, элемент, И 11, блок 12 обработки запросов, блоки 13 и 14 связи, включающие счетчики времени (таймеры) 15 и 16, элементы И 1724, элементы ИЛИ 25 и 26, элементы

HE 27-30. На фиг.l также обозначены информационные входы 31 и 32 устройства, информационные выходы 33 и 34 устройства (шины 32 и 33 — от каналов(" и абонента первого интерфейса, шины

32 и 34 - от каналов и абонента вто рого интерФейса), группы управляющих выходов 35 и 36 и входов 37 и 38 (шина 35 управления — от абонента первоbo интерфейса, шина 36 — от абонента второго интерфейса, шина 37 управления — от каналов первого интерфейса, 2() в том числе шина 39 — информация от каналов, а также шина 38 управления — от каналов второго интерфейса, в том числе шина 40 — информация от каналов, линия 41 сигнала управления передачей данных из первого интерфейса во второй, линия 42 сигнала управления передачей данных из второго интерфейса в первый) управляющие выходы 43,44 и 45 блока 3 коммутации (выход 43 †. запись информации в выходной буферный регистр, выход 44 запись информации во входной буферный регистр, выход 45 — входной буферный регистр свободен ). 35

Блок 12 обработки запросов содержит узел 46 приоритета, регистр 47

Фиксации запросов, элементы ИЛИ 48 и 49, элемент ИЛИ-HE 50, элементы ИИЛИ 51-54 коммутатора, регистр 55 ко-4р манд, состоящий из трех частей 56,57 и 58, счетчик 59 байтов,.схему 60 сравнения, элемент ИЛИ-НЕ 61, элементы И 62-65, входы 66-71 групп входов . блока, коммутатор 72.

Устройство работает следующим образом.

С каждой стороны к устройству могут быть подключены группы вычислительных машин, причем одновременно .могут быть .сопряжены одна передающая

ВМ и П принимающих BM Инициатором начала работы устройства является передающая ВМ. Запросы на передачу данных от любой из ВМ поступают по шинам 37 и 38 в блок 12 на группу входов узла 46, на вход которого .подается сигнал блокировки при выделении запроса высшего приоритета, формирующийся на выходе элемента ИЛИНЕ 50. 6()

После выделения запроса высшего приоритета последний заносится в со-. ответствующий разрез регистра 47 и поступает оттуда по шинам 35 и 36 в соответствующую BM в качестве сигнала .юдключени я данной BM к устройству для передачи данных.

Выходы разрядов регистра 47, соответствующих группе каналов первого интерфейса, подключены- ко входам элемента ИЛИ 48, а выходы разрядов, соответствующих группе каналов второго интерфейса — ко входам элемента.

ИЛИ 49.

Пусть, например, передающая ВМ относится к группе каналов первого интерфейса, Тогда на выходе элемента

ИЛИ 48 появляется разрешающий потенциал, и блок 12 настраивается на работу с первым интерфейсом. По шине 31 с передающей ВМ в блок 12 поступает команда записи, сопровождаемая сигналом на шине 70, разрешающим запись этой команды в регистр 55, который имеет три поля: поле 56 содержит один разряд, отводимый под код операции (команда записи кодируется единицей), поле 57 — группу из и разрядов (единица в i -том разряде этой группы означает, что -тая ВМ второго интерфейса является принимающей), и поле

58 — группу разрядов, содержащих информацию о количестве байт, подлежащих передаче.

Разряды поля 57 поступают по шине 36 во второй интерфейс в качестве запросов в соответствующие каналы на подготовку к приему данных. Послед- . ние подтверждают готовность к приему данных сигналами по шине 69, которые гасят™ соответствующие единичные разряды поля 57.

После того, как все принимающие

BN подтвердили готовность к приему данных, значения всех разрядов в поле 57 нулевые, на выходе 41 устанавливается.разрешающий потенциал, на выходе 42 — запрещающий потенциал, на выходе 45 блока 3 — разрешающий потенциал.

Таким образом, ко входу блока 13 для выдачи информации подключается только одна ВМ, на остальных линиях шины 39, соответствующих неподключенным ВМ, устанавливаются разрешающие потенциал (которые сохраняются до конца операции. Ко второму интерфейсу для приема информации одновременно может подключиться группа BN причем на линиях шины 40, соответствующих неподключенным ВМ, на;входе бло- ° ка 14 устанавливаются разрешающие потенциалы.

Перед началом передачи данных триггеры 4 и 5 сброшены, на выходах элементов НЕ 9 и 10 - разрешающие потенциалы.

От потенциалов на линиях 41 и 45 срабатывает элемент И-ИЛИ 6 и устанавливается триггер 4. Выходной сигнал этого триггера поступает в первый интерфейс в качестве запроса на выда1005018. чу байта данных. В ответ на этот сигнал канал ввода-вывода передающей ВМ устанавливает на шинах 31 байт данных, сопровождая его сигналом на со:ответствующем входе шины 39. Этот же сигнал поступает на вход 66 блока 12 5 и увеличивает содержимое счетчика 59 на единицу. В схеме 60 сравнения содержимое счетчика 59 сравнивается со значением разрядов поля 58, равным числу байт, подлежащих передаче. В )Q случае их равенства схема 60 сравнения вырабатывает сигнал окончания передачи данных, который поступает в передающую и принимающие ВМ и приводит устройство в исходное состояние (цепи установки не показаны) .

Сигнал на шине 39, сопровождающий байт данных, проходит через элемент

И 17 и элемент ИЛИ 25 блока 13 и сбра,сывает триггер 4. Этот же сигнал поступает на вход блока 3, вследствие чего на выходе 44 вырабатывается сигнал записи байта с шины 31 в регистр 2 через элемент И-ИЛИ 8, на выходе 45 устанавливается запрещающий потенциал, означающий, что входной буферный регистр занят. Через некоторое время в ответ на сброс триггера 4 сигнал на входе соответ-: ствующей передающей ВМ снимается. °

После этого на выходе 43 вырабатывается сигнал, который прОизводит перепись байта из регистра 2 в регистр 1 через элемент И 11, а также через элемент И-ИЛИ 7 устанавливает триггер 5. Выходной сигнал этого З5 триггера поступает в каналы ввода-вывода принимающих ВМ, в качестве .запроса на прием байта данных, который устанавливается на шине 34 с выхода регистра 1. Этот же сигнал проходит 4р через элемент И 24 и запускает таймер 16.

Сразу же после выработки сигнала на выходе 43 и на выходе 45 устанавливается разрешающий потенциал, озна-45 чающий, что регистр 2 свободен и, следовательно, можно запрашивать следующий байт данных. Когда снимается сигнал на выходе шины 39 соответствующей передающей ВМ и устанавливается разрешающий потенциал на выходе элемента НЕ 9, от потенциала на выходе 45 срабатывает элемент И-, ИЛИ 6 и устанавливается триггер 4.

Реагируя на выходной сигнал триггера 5, канал ввода-вывода каждой из принимающих ВМ считывает байт с шины 34 и подтверждает прием сигналов на соответствующем входе шины 40. По сле подтверждения приема байта всеми работающими ВМ сигнал с выхода эле- 60 мента И 18 через элемент ИЛИ 26 сбрасывает триггер 5 и поступает в блок 3.

Этот же сигнал, проходя через элемент И 22, останавливает и обнуляет таймер 16. Если же через некоторое время, достаточное для приема байта данных каждой из принимающих ВМ, от какой-либо ВМ сигнала подтверждения приема не последовало, то таймер 16 вырабатывает сигнал,. который выполняет те же функции, что и сигнал на выходе элемента И 18.

Сигнал, поступающий в блок 3 с выхода элемента ИЛИ 26, указывает на то, что регистр. 1 освободился и.туда можно поместить следующий байт . Когда этот байт получен, то как описано выше, он запишется в регистр 2, на выходе 45,установится запрещающий по" потенциал, вырабатывается сигнал на выходе 43, и байт будет передан во второй интерфейс. Аналогично производятся прием и выдача всех последующих . байтов.

Передача данных в противоположном направлении производится аналогичным образом. При этом на линии 42 устанавливается разрешающий потенциал, на линии 41 — запрещающий, к соответствующему входу второго интерфейса подключается одна передающмя ВМ, а к соответствующим входам первого интерфейса подключаются принимающие ВМ.

На входах, соответствующих неработающим ВМ, устанавливаются разрешающие потенциалы.

Таким образом, предложенное устройство позволяет расширить область применения известного устройства, так как обеспечивает возможность сопрягать группы ВМ со стороны каждого интерфейса. Использование устройства в вычислительных комплексах, в котоРых, напРимер, необходимо осуществлять обмен одинаковой информацией между несколькими машинами, приводит к значительному увеличению производительности комплекса. Примерами таких систем являются высоконадежные многомашинные комплексы с резирвированием на уровне ВМ, где каждая ВМ выполняет одинаковые вычисления и перед выдачей обработанной информации осуществляет обмен результатами счета со всеми ВМ комплекса с их последующим сравнением.

Ф

Формула изобретения

1. Устройство для сопряжения вычислительных машин, .содержащее входной буферный регистр, выходной буферный регистр, выход которого является информационным выходом устройства, элемент И, три элемента И-ИЛИ, блок коммутации, два триггера и два элемента НЕ, причем первый и второй входы первого элемента И-ИЛИ соединены соответственно с первым и вторым информационными входами устройства, а выход — через буферный регистр с ин1005018!

О формационным входом элемента И, выход и управляющий вход которого соответственно соединены со входом выходного буферного регистра и первым выходом блока коммутации, второй выход которого соединен со вторым и третьим входами первого элемента ИИЛИ, а третий выход - с первыми входами второго и третьего элементов ИИЛИ, вторые входы которых соединены соответственно с выходами, первого и второго элементов .НЕ и с первым и вторым входами блока коммутации, второй выход которого соединен с третьим и четвертым входами первого элемента H-HJIH, а третий выход - с пер- 15 выми входами второго и третьего элементов И-ИЛИ, вторые входы которых соединены соответственно с выходами первого н второго элементов НЕ и первым и вторым входами блока коммута- 2О ции, первый выход которого соединен с третьими входами второго и третьего элементов Й-ИЛИ, выходы которых соединены соответственно с первыми входами первого и второго триггеров, ,выходы которых соединены с соответствующими выходами первой и второй групп управляющих выходов устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства, в него введены блок обработки запросов и два блока связи, причем первые входы..первого и второго блоков связи соединены соответственно с соответствующими входами первой и второй групп управляющих З5 входов устройства, первые входы — соответственно с выходами первого и второго триггеров, а выходы — соответственно со вторыми входами первого и второго триггеров, входами первого 4О и второго элементов НЕ н третьим и четвертым входами блока коммутации, первый и второй входы блока обработки запросов соединены соответственно с .первым и вторым информационными вхо- 45 дами устройства, первый выход — с пятым входом первого элемента И-ИЛИ, пятым входом блока коммутации, четвертыми входами второго и третьего элементов И-ИЛИ и вторым входом пер- 5О вого блока связи, второй выход — с шестым входом первого элемента И ИЛИ, шестым входом блока коммутации, пятыми входами второго и третьего элементов И-ИЛИ и втоРым входом втоРого «5 блока связи, а первые и вторые группь« входов и выходов — с соответствующими входами и выходами первой и второй групп управляющих входов и выходов устройства.

2. Устройство по п.1, о т л и ч аМ ю щ е е с я тем, что блок обработки запросов содержит узел. приоритета, регистр команд, счетчик байтов, схему сравнения, регистр фиксации запросов, коммутатор, элемент И-НЕ, элемент ИЛЙНЕ, два элемента ИЛИ и четыре элемента И, причем первые и вторые группы входов узла приоритета и коммутатора соединены соответственно с первой и второй группами входов блока, выход и вход узла приоритета соединены соответственно с выходом элемента ИЛИНЕ и входом регистра фиксации запросов,первая и вторая группы выходов которого подключены соответственно к группам входов первого и второго элементов, -выходы которых соединены соответственно с первым и вторым входами коммутатора и с первыми входами первого, третьего и второго, четвертого элементов И, третий и четвертый входы коммутатора соединены соответственно с первым и вторым входами блока, выход — через счетчик байтов с первым входом схемы сравнения, а группа выходов -,с группой входов регистра команд, первый "выход которого. подключен ко второму входу схемы сравнения,второй выход — ко вторым входам третьего и четвертого элементов И, третьи входы которых соединены с выходом элемента И-НЕ, а выходы — соответственно с первым и вторым выходами бло". ка, первая и вторая группы выходов регистра фиксации запросов, выходы первого и второго элементов И и схемы сравнения соединены соответственно с первой и второй группами выходов блока„

3. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок связи содержит счетчик времени, элемент ИЛИ, четыре элемента И и два элемента НЕ, причем группа входов первого элемента И является группой входов блока, а выход — соединен с первым входом элемента ИЛИ и через первый элемент

НЕ с первым входом второго элемента

И, второй вход и выход которого подключены соответственно к выходу счетчика времени и второму входу элемента ИЛИ, выход которого соединен с выходом блока и первым. входом третьего элемента И, первый. вход четвертого элемента И соединен с первым входом блока, входы счетчика времени подключены соответственно к выходам третьего и четвертого элементов И, вторые выходы которых через второй элемент

НЕ соединены со вторым входом блока.

Источники информации, принятые во внимание пфи экспертизе

1. Авторское свидетельство СССР

В 554534 кл. G 06 F 3/04, 1975.

2. Авторское свидетельство СССР

9 748401, кл. 5 06 F 3/04, 1980 (прототип).

1005018

1005018

81

Ë2

Составитель В. Вертлиб

Редактор М. Келемеш Техред С.Миугнова Корректор В.Бутяга

Заказ 1898/62 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР ло делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Поектная, 4