КРЕМЕЗ ГЕОРГИЙ ВАЛЬТЕРОВИЧ

  (u>824203 Союз Советскик Социалистически я Республик ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ay— (22) Заявлено 1906 79 (23) 2807633/18-24 (51) м. кл.з G 06 F 7/49 с присоединением заявки ¹ (23)Приоритет— Гвсударствеивмй комитет СССР ав делам извбретеиий и открытий Опубликовано 2304316юллетень № 15 Дата опубликования описания 230481...

  ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВ ИТЕЛЬСТВУ оц875461 Союз Советских Социалистических Республик (61) Дополнительное к авт. саид-ву (22) Заявлено 19028 0 (21) 2888652/18-24 с присоединением заявки Но (23) Приоритет Опубликовано 231081, Бюллетень 89 39 (51)PA Клэ G 11 С 19/00 ГосударстаениыЯ комитет СССР по делам изобретенмЯ н открытяЯ (53) УДК 681.327 ° 66 (088.8) Дата опу...

  Союз Советсиик Социалистическик Республик ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ < >945860 (61) Дополнительное к авт. свнд-ву(22)Заявлено 02.12.80 (21) 3211760/18-24 с присоединением заявки М (23 } Приоритет (51) М. Кл. G 06 F 5/02 9кудаустиеыб кшввтет CCCP вв дмаи «зобретвей в юткуытвй Опубликовано 23.07.82. Бюллетень М 27 (53) УДК 681,325 (088.8) Дата опубликов...

  ОП ИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик ()945862 (61) Доцолиительное к авт. свид-ву (5! )М. Кл. ф 06F 7/49 (22) Заявлеио 27.01.81(21) 3241673/18-24 с лрисоедииеиием заявки М 9кударстане4 ввнвтвт CCCP вв авави вюввретеввв в втвритвй (23)Приоритет Оцубликоваио 23.07.82.бюллетеиь М 27 Дата олубликоваиия описания 25.07.82 (5...

  Сеиаз Советск ив Сецнапнстнчвсиня Ресттублин О Il И С А Н И Е ()95129) ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свнд-ву (5I )M. KJI. G06F 500 (22) Заявлено 11.11.80 (21) 3002942/18 — 24 с присоединением заявки М 3Ъсударстккааык камктвт СССР ао делам «зааратеккй к открмткй (23) Приоритет (53) УДК б813 (088.8) Опубликовано 15 08.82. Бюллетень М 3...

  ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТО СКОМУ СВИДН ЕЛЬСТВУ CoIo3 Co&& TcKNx Социалистических Республик

  ОП ИСАНИЕ ИЗОЬРКтКНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советскик Социалистическик Республик 997031 ф г (61) Дополнительное к авт. свид-ву(22) Заявлено 200781 (21) 3317904/18-.24 Р М g+ з с присоединением заявки ¹â€” 006 Р 7/49 Государственный комитет СССР по делам изобретений. и открытий (23) Приоритет— Опубликовано 150?83. Бкзллетень ¹ 6 t53 ) УДК681 ° 325 (088.8) Дата...

  ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик ф г, (63) Дополнительное к авт. саид-ву(22) Заявлено 17.07.81 (21) 3317930/18-24 (И1M.Êë. G, 06 F 3/04 с присоединением заявки Nо— Государственный комитет СССР оо делам изобретений н открытий (23) Приоритет Опубликовано 150333. Бюллетень М 10 (33) УДК 681.325 (088.8) Дата опублико...

  ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Рес ублик IssI 1005024 (61) Дополнительное к авт. свид-ey— (22) Заявлено 27.07.81 (21} 3323602/18-24 f$g) + Кд 3 с присоединением заявки КоG 06 F 5/00 Государственный комитет СССР по делам изобретений и открытий (23) Приоритет— Опубликовано 1503,83. Бюллетень ¹ 10 Ю1УДК 681.3 (088. 8) Дата...

  1. УСТРОЙСТВО ДЛЯ ПРИ- , ВЕДЕНИЯ 1-КОДОВ ФИБОНАЧЧИ К НОРМАЛЬНОЙ ФОРМЕ, содержащее П однотипных блоков свертки (где h - количество разрадов в коде), причем первьй выход Ё НТО блока свертки (где Б - от 1 до И ) соединен с первым вхойом ( р 1)го и вторым входом (S -2)-го блоков свертки, второй выход 2 -нгс блока свертки соединен с третьим входом ( -М)-го и четвертым Е±ОДОМ ( +J2)-ro...

  НОРМАЛИЗАТОР КОДОВ ФИБОНАЧЧИ , содержащий п блоков свертки, причем первый вход -го блока свертки (л О,..., ) соединен с выходснл невьтолнения свертки (.8+1)-го блока свертки,, а его второй вход соединен с выходом невыполнения свертки ае аи СОЮЗ ССВЕТСНИХ м шкш РЕСПУБЛИК 308 0 Об F 7 49 я у ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДМРСТНЕННЬЙ КОМИТЕТ СССР П0 ДЕЛАМ. ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ s...

  1, ПРЕОБРАЗОВАТЕЛЬ ПРЯМОГО КОДА В ОБРАТНЫЙ, содержагадй И -разрядный регистр, информационные входы которого являются входами преобразователя , распределитель импульсов, блок приведения кодов Фибоначчи к минимальной форме, управляющий вход которого соединен с первым выходом распределителя импульсов, о т л и ч а ющ и и с я тем, что, с целью повышения быстродействия и упрощения в не...

  УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДЕЛИТЕЛЬНОГО БЛОКА, содержащее сумматор , узел сравнения, причем выходы сумматора соединены с первой группой входов узла сравнения, выход которого является выходом ошибки устройства , отличающееся тем, что, с целью повьшения достоверности контроля, в него введены три коммутатора , три дешифратора, три шифратора , три группы элементов И, три блока нормализа...

  УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ, содержащее регистр множимого, регистр множителя, табличный умножитель , первый и второй блоки контроля , сумматор, содержащий блок нормализации , а также три группы элементов И, первые входы которых соединены с входом первого блока контроля и с выходом регистра множимого, а вторые входы - с выходом табличного умножителя, первый и второй информационные вх...

  УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧИСЕЛ В р-КОДАХ ФИБОНАЧЧИ, содержащее регистр множимого, регистр множителя , сумматор, регистр частичных произведений и блок управления, входы регистров множимого и множителя являются соответствующими входами устройства, выход сумматора соединен с информационным входом регист-г ра частичных произведений, выход которого является выходом устройства и соедин...

  УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ, содержащее регистры делимого и делителя , преобразователь прямого кода в обратный, сумматор и блок управления , причем выход регистра делимого соединен с первым информационным входом сумматора, выход регистра делителя соединен с информационным входом преобразователя прямого кода в обратный, первый вькод блока управления соединен с входом разрешения записи...

  . 1. ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО , содержащее два регистра, блок нормализации, блок определения окончания суммирования, блок контроля , блок коммутации и полусумматор , выход суммы которого соединен с цервым входом блока контроля и первым информационным входом первого регистра, второй информационный вход которого соединен с первым выходом блока коммутации, второй выход которого сое...

  ПАРАЛЛЕЛЬНЫЙ СУММАТОР КОДОВ ФИБОНАЧЧИ, содержащийпятивходовые одноразрядные сумматоры и первый элемент ИЛИ, причем первый и второй входы слагаемых пятивходовых одно разрядных сумматоров каждого Е-го разряда, где Е 2,...,п-3, (п-1) разрядность параллельного сумматора, подключены к соответствующим разрядам первой и второй шин слагаемых параллельного сумматора, первый вход переноса...

  УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ, содержащее регистр множимого, регистр множителя, регистр обратного кода множимого, три блока контроля, блок преобразования золотого 1-кода множимого в обратный код, элемент И, табличный умножитель, программный блок управления и сз шатор, причем входы прямого золотого 1-кода множимого, инверсного значения золотого 1.-кода множимого и прямого золотого 1-ко...

  Изобретение относится к области цифровой вычислительной техники и может быть использовано в качестве блока предварительной выборки команд ЦВМ. Цель изобретения - увеличение быстродействия устройства для выборки команд. Устройство содержит первый , второй и третий счетчики, блоки памяти, элемент И, блок хранения команд и формирования управляющих сигналов , первый и второй сумматор...

  Изобретение относится к цифровой вычислительной технике и может быть использовано в отказоустойчивых процессорах ЦВМ. Целью изобретения является повышение надежности устройства . Это достигается тем, что гбпгггя устройство для последовательного деления , содержащее регистр 7 делимого, регистр 9 делителя, блок 1 микропрограммного управления и функциональные связи, снабжено двумя т...

  Изобретение относится к вычислительной технике и может быть использовано при исследовании характеристик сетевых графов и построении проверяющих тестов для цифровых устройств. Устройство позволяет определять величину максима. и.ного множества путей, покрывающих сетевой граф. Такая задача возникает, например, при исследовапии характеристик сетевых графов или оценке величины таблицы...

  Изобретение относится к вычис гительной технике и может быть использовано в процессорах ЦВМ с повьшенной достоверностью обработки данных. Целью изобретения является повышение быстродействия устройства. Это достигается тем, что устройство для умножения , содержащее регистр 7 множимо-, го, регистр 8 обратного кода множимого , блок 25 микропрограммного управm пт /21Г V I (Л Ш9 со 00...

  Изобретение относится к области вычислительной техники и может быть использовано при создании микроЭВМ. Целью изобретения является снижение аппаратных затрат. Устройство содержит блок 1 управления, дешифратор 2, первьй, второй приемопередатчики 3-1, 3-2, регистр 4 адреса, п групп по два элемента ИЛИ 5, Устройство обеспечивает сопряжение процессора с памятью , состоящей из п модул...

  Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЦВМ с повышенной достоверностью обработки данных. Целью изобретения является увеличение быстродействия. Это достигается тем, что устройство для вычитания содержит два регистра 6 и 7 чисел, два блока элементов И 8 и 9, элементы И 10 и 11, блок 12 элементов ИЛИ, триггеры 13 и 14, блоки 15...