Устройство для суммирования фибоначчиево-десятичных кодов

Устройство для суммирования фибоначчиево-десятичных кодов

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик ()945862 (61) Доцолиительное к авт. свид-ву (5! )М. Кл. ф 06F 7/49 (22) Заявлеио 27.01.81(21) 3241673/18-24 с лрисоедииеиием заявки М

9кударстане4 ввнвтвт

CCCP вв авави вюввретеввв в втвритвй (23)Приоритет

Оцубликоваио 23.07.82.бюллетеиь М 27

Дата олубликоваиия описания 25.07.82 (53) УДК 681. .325(088.8) Ю. М. Баженов, Г. В. Кремез, А. И. Мос

В. В. Роздобара н А. В. Фомин (72) Авторы изобретения

L с

1 (7l) Заявитель (54) УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ

:ФИБОНАЧЧИЕВО- 1БСЯТИ Н KOllOB

Изобретение относится к вычиспнтельной технике н может быть использовано в специализированных вычцсттительных машинах.

Известно устройство дпя сложения ьразрядных десятичных чисел, содержащее п поспедоватепьно соединенных в кольцо шинами переноса двоичш -десятичных тетрад сумматоров, D -триггеров, элементов ИЛИ, элементов И, элементов задержки (1 . ) В таких устройствак щж сумъвтрованин двух десятичных цифр, сумма которых бсттьше 10, попученный код необходимо корректировать прибавлением к нему оспа 6. Это ведет к усложнению управпенин работой сумматора, к умецццению его быстродействия. Кроме того, в таком устройстве используется двоичная система счисления, обпадающая нулевой способностью обнаружения ошибки.

Известно также устройство дпя спожения и вычитании десятичных чисел, 2 которое позвопяет осуществить коррек.цию результата за один такт.

Однако в этом устройстве сохранякл ся такие недостатки, как необходимость

5 коррекции результата н нспопьзование езда, не обпадакхцего способностью обнаружения оцтнбки.

Наибопее близким к предпагаемому вп я у рой о дппженц ттразрядных ибоначчиево-десятичных цтсеп, в котором дпя представпейия каждой десятичной цифры нспотц.зуется фцбоначчиевая система счисления, обпадаютв д пая нупевой способностт.ю обнаружения апибки и исключается коррекция резуттьтата спожения.

Недостатком этого устройства явпяется то, н о оио имеет ограниченные функ

RO цнонапьные возможиостй.

Бепью изобретении явпяется растцире ние функциональных возмсттсцостей устройства путем реаицзапын операции выжгаass фнбсеаччиево-десятичных кодов.

3 04

Поставленная цель достигается тем, что устройство дпя суммирования фибоначчиево-десятичных кодов, содержашее в каждом десятичном разряде фибоначчиеводесятичный сумматор, состояшнй из четырех одноразрядных сумматоров, выходы суммы которых являются выходами устройства и элемента ИЛИ, содержит в каждом десятичном разряде три тетрады элементов И, 1треобразователь прямого кода в обратный и тетраду элементов

ИЛИ, причем первые входы элементов И первой тетрады подключены к шинам прямых значений двоичных разрядов десятичного разряда первого операнда устройства, вторые входы элементов И первой тетрады подключены к управляюшему входу приема в прямом коде первого операнда устройства, а выходы элементов И первой тетрады подключены к.соответствуюижм первым входам одноразрядных сумматоров, первые входы элементов И второй тетрады подключены к шинам прямых значений двоичных разрядов десятичного разряда второго операнда устройства, вторые входы элементов И второй тетрады подключены к управляюшему входу приема в прямом коде второго операнда устройства, первый вход преобразователя прямого кода в обратный подключен к шине инверсного значения первого двоичного разряда десятичного разряда второго операнда устройства, второй и третий входы преобразователя прямого кода в сбратный подключены к шине инверсного значения второго двоичного разряда десятичного разряда второго операнда устройства, четвертый вход преобразователя прямого кода в обратный подключен к шине инверсного значения третьего двоичного разряда десятичного разряда второго операнда устройства, первый вход первого -элемента И третьей тетрады подключен к первому выходу преобразователя прямого кода в обратный, первый вход второго элемента И третьей тетрады соединен с первым входом второго элемента И второй т.этрады, первый вход третьего элемента И третьей тетрады подипочен к второму выходу преобразователя прямого кода в обратный, первый вход четвертого элемента И третьей тетрады подключен к шине инверсного значения четвертого двоичного разряда десятичного разряда второго операнда устройства, вторые входы элементов И третьей тетрады подключены к управляющему входу приема в обратном коде второго операнда устЬМ2 4

Я5

На основании этих выражений строится преобразователь кода каждой десятич50. ной цифры. Очевидно, что при преобра зовании обратного кода в прямой логичеокие функции, реализуемые преобразователем, останутся прежними, т.е. преобра» зователь может быть использован и для преобразоцания из обратного кода в пря55 мой.

На чертеже приведена функциональная схема одного десятичного разряда устройства. ройства, выходы элементов И третьей тетрады подключены к первым входам соответствующих элементов тетрады элементов ИЛИ, вторые входы которых подипочены к выходам элементов И второй тетрады, а выходы элементов ИЛИ тетрады подключены к вторым входам соответствуюших одноразрядных сумматоров, а также тем, что преобразователь

10 прямого кода в обратный состоит из двух элементов И, 1тричем первый и второй входы первого элемента И подключены к первому H второму входам преобразователя соответственно, а выход первого элемента И подипочен к первому выходу пребразователя, первый и второй входы второго элемента И подключены к третьему и четвертому входам преобразователя соответственно, а выход второго эле20 мента И подключен к второму выходу треобразователя прямого кода в обратный.

Реализация операции вычитания фнбоначчиево-десятичных кодов обеспечивается путем преобразования вычитаемого (Ь,, Ь5, Ь, Ь,) ), в обратный фибоначчиево-десятичный код. Обратный код образуется дополнением каждой десятичной цифры до девятки. Логические функЗ0 пии, реализуемые преобразователем, определяются из табл. Х.

Учитывая, что прямые коды поступа» ют на вход преобразователя только в нормальной форме, т.е. других кодовых комбинаций помимо перечисленных в таблице в графе "Прямой код" на входе преобразователя быть не может, на основании таблицы выражаем ((, 4 К функшп от оя +3 +Q 1

ЯО

4ЬМ2 6

20

5 9

Схема состоит иэ трех тетрад эле ментов И 1 - 3, преобразователя 4- прямого кода в обратный, тетрады элементов ИЛИ 5, фибоначчиево-десятичного сумматора 6. Тетради элементов И 1 и

2 предназначены для щжема в сумматор операндов в прямом коде. Первые входы элементов И этих тетрад соединены с управляющими входами приема в прямом коде первого операнда (ПР ПК., ) и второго операнда (11р 1 1К ) соответственно, а вторые входы представляют собой входы операндов устройства ц4 ФЪ310 141 %4 ib3ibqiteaa

Тетрада элементов И 3 предназначена для приема в фибоначчиево-десятичный сумматор обратного кода второго операнда, первые входы элементов И этой тетрады соединены с управляющим входом приема в обратном коде второго операнда (ПРО" j )), вторые входы соединены с выходом преобразователя прямого кода в обратный Ч4, Ч, Y Ч

Ф 3 Ф Ф 1 °

Преобразователь 4 прямого кода в обратный предназначен для преобразования прямого десятично-фибоначчиевого кода в обратный. Он состойт из элементов И 7 и 8, которые реализуют логи ческие функции Ч 1 = Ь Ьт и Ч = Ъ % у.

Фибоначчиево-десятичный сумматор 6 представляет собой совокупность четырех одноразрядных сумматоров, предназначенных для суммирования двух десятично-фнброначчиевых цифр А и В, которые соответствуют, разрядам с весами . 5, 3, 2 и 1. соединенных между собой цепями переносов на основании правил суммирования в тетрадах. Выходы сумматора S4 S В,, S являются внешними выходами устройства.

Устройство работает следующим ОбраЭОМ.

Одновременно на входы операндов устройства поступают коды суммируемых десятичных чисел А и В в нормальной форме системы Фибоначчи. Если должна выполняться операция сложения кодов, то на первые входы тетрад элементов И 1 и 2 поступают управляющие сигналы

ЛрИК и ПРПНР, scnegcraae чего спа

А и Й поступают на входы фхбоначчиеводесятичного сумматора 6 в прямом коде.

Суммирование в фибоначчнево-десятич5 ном сумматоре приведено в табл. 2.

Сложение кодов производится за 2 такта: 1-ый такт - формирование непол, ных сумм и переносов Р.1, Ро, Р, Р4 р ем п рен Р% и РЗ не могу в10 ннкнуть одновременно ввиду того, что операнды А и В представлены в нормаль ной форме; 2-ой такт — формирование полнОЙ су™ы 4 э .5 э в 1 этом процесс сложения оначчиево-десятичных кодов оканчивается. Прн выполнении операции вычитания кодов на первые входы тетрады элементов И 1 также поступает сигнал Il nK а на первые входы тетрады элементов И 3 — сигнал

; ПРОК, в результате чего первый операнд поступает на входы фибоначчиево-десятичного сумматора в прямом коде, а второй операнд, уже преобразованный на преобразователе 4 прямого кода в обратный в соотве.тствии с логическими функ-, Ч 1 3 ЗР

= р4, с выходов преобразователя через тетраду элементов И 3 поступает на входы фнбоначчиево-десятичного сумматора в обратном коде. После суммировмшя на фибоначчиево-десятичном сумматоре, которое выполняется аналогично, на выходе фибоначчиево-десятичного сумматора формируется обратный код разиостж, По сравнению с известным фибоначчиево-десятичным сумматором, предлагаемое устройство сохраняет все его

40 достоинства и обладает более широеими функпнональнымн возмсакностями, т.е. крюме операции сложения кодов реа.лизует за счет использования преобразователя прямого фибоначчиево-десятично45 го кода в обратный и операцию вычитания кодов. Т. к. время преобразования мало (время задержки коньюнкторов), то введение преобразователя не уменьшает быстродействия предлага емого устройства по сравнению с известным.

045862

Таблица 1

Обратный код

Прямой код

10-я система . счисления

5 3 2 . 1

5 3 2 1

Переменные веса разрядов в жбоначчиевс-десятичной системе счисления

0 0 0 0

0 0 0 1

0 0 1 0

Ф

0 1 0 0

0 1 0 1

1 0 0 0

1 0 0 1

1 0 1 0

1 1 0 0

1 1 8 1

Таблица 2

Веса десЯтижой 5 3 2 1 BQGB QBc$Pl3f REGS 5 3 2 системы системы

0 1 0 0

О

0 1 0 0

0 0 0 1

0 0 0 1

0 0 1 0

0 0 1 0

0 0 1 0

1 0 0 1

1 0 0 0

1 0 0 0

+

0 1 0 1

0 0 0 0

50 . расширения функциональных возможностей за счет реализации оперении выж- тания вбоначжево-десятичных кодав, . устройство содермет в каждом десятич,ном разряде три тетрады элементов И, преобразователь прямого кода в обратный и тетраду элементов ИЛИ, причем первые входы элементов И первой тетрады подключены к панам прямых значений двоичных разрядов десятичного .

Формула из обр ет ения

-1.Устройство для суммирования фнбо, наччиево-десятичных кодов, содерящщее в каждом десятичном разряде фнбоначчиево-десятичны и сумматор, состоящий из четырех одноразрядных сумматоров, выходы суммы которых являются выхо дами устройства, и элемента ИЛИ, о т ., личающеесятем, что, сцелью

1 1 0 1

1 1 0 0

1 0 1 0

1 0 0 1

1 0 0 0

0 1 0 1

0 1 0 0

0 0 1 0

0 0 0 1

0 0 0-0

9 04 разряда первого операнда устройства, вторые входы элементов И первой тетрады подюпочены к управпяющему.входу приема в прямом коде первого операнда устройства, выходы элементов И первой тетради подюпочены к первым входам соответствуюших одноразрядных сумм торов, первые входы элементов И второй тетрады подключены к шинам прямых значений двоичных разрядов десятичного разряда второго операнда ус ройства, вторые входы элементов И второй тетрады подключены к управпяющему входу приема в прямом коде второго операнда устройства, первый вход преобразоватепя прямого кода в обратный подюпочен к шине инверсного значения первого двоичного разряда десяти щого разряда второго операнда устройства, второй и третий входы преобраэоватепя прямого кода в обратный подключены к щине инверсного значения второго двоичного разряда десятичного разряда второго операнда устройства, четвертый вход преобразовать прямого кода в обратный дкпючен к шине инверсного значения третьего двоичного разряда десятичного разряда второго операнда устройства, первый вход первого элемента И третьей тетрады подключен к первому выходу преобразовать прямого кода в обратный, первый вход второго элемента И третьей тетрады соединен с первым входом второго эпемента И - второй тетрады первый вход третьего элемента И третьей тетради подюпочен ко второму выходу преобраэоватепя прямск о кода в обратный, первый вход четвертсго эпемента И третьей тетрады подюпочен к шине

5М2. 10 инверсного значения четвертого двоичного разряда десятичного разряда второго операнда устройства, вторые входы элементов И третьей тетрады подкпюч ны к управпяющему входу приема в обратном коде второго операнда устройства, выходы элементов И третьей тетрады п(щюпочены к первым входам соответствующих элементов ИЛИ тетрады, вторые входы-которых подюпочены к выходам эпементов И второй тетрады, а выходы элементов ИЛИ тетрады одюпочены к вторым входам соответствуюших одноразрядных сумматоров.

2. Устройство по п. 1, о т п и ч а— ю щ е е с я тек, что, преобразователь прямого кода в обратный состоит иэ двух эпементов И, причем первый и вто.рой входы первого элемента И подкпюче-. ны к первому и второму входам преобразоватепя соответственно, а выход первого элемента И подюпочен к первому выходу преобраэоватепя, первый и втарой входы второго эпемента И подкпючены к третьему и четвертсму входам преоб- . разоватепя соответственно исход второго эпемеита И подюпочен к втораму выходу преобраэсяьатеая прямого кода в обратный.

Источияии информапии, принятые во внимание пра эксаиртиэе

1. Ак еиорная заявка Японии

М 52-38367, кн. G06F 7/385, 1977.

2. Авторское свидетепьство СССР

34 488206, кп. G 06F 7/49, 1975.

3. Авторское свидетепьство СССР

М 662931, кп. 506F 5/00, 1976 ь - >.

945862

eq аю а а

Составитель Н. Захаревич

Редактор Л. Гратилло Техред Е.Харитончнк Корректор Г. Решетник

Заказ 5332/68 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП Патент", r. Ужгород, ул. Проектная, 4