Устройство для регенерации информации в динамической памяти

Устройство для регенерации информации в динамической памяти

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ РЕГЕНЕРАЦИИ ИНФОРМАЦИИ В ДИНАМИЧЕСКОЙ ПАМЯТИ, содержан|Ье делитель частоты, вход которого является первым входом устройства, выходы делителя частоты подключены к первым входам элементов И, вторые входы которьй подключены к выходам дешифратора, выходы элементов И подключены ко входам первого элемента ИЛИ, выход которого подключен к о входу блока управления, первый выход блока управления подключен ко входу счетчика адреса, выход которого подключен первому информационному входу комъ утатора, управляющий вход коммутатора подключен ко второму выходу блока управления, второй информационный вход н выход коммутатора являются со-г ответственно вторым входом и выходом устройства, отл. ичаЮщееся тем, что, с целью упрощения уст1Х йства, оно содержит триггер, второй элемент ИЛИ, элемент ИЛИ-НЕ, элемент И-НЕ, элемент НЕ и счетчик, выходы которого подключены ко входам дешифратора и входам элемента ИЛИ-НЕ, выход элемента ИЛИ-НЕ подключен к первому входу второго элемента ИЛИ, выход которого подключен к первому входу счетчика ,, второй вход счетчика подключен к выходу элемента. И-НЕ, третий вход счетчика является третьим входом устройства и подключен к сбросовому входу триггера, тактовый вход которого подключен к выходу элемента НЕ, установочный вход триггера является четвертым входе устройства rf подключен ко второму входу второго элемента ИЛИ, третий вход которого подключен к выходу тртптгера и к первому входу элемента И-НЕ, второй . вход элемента Й-НЕ подключен ко входу элемента НЕ и является пятым входом устройства.

„„SU,„, 1012346 А

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

Я.(59 6 11 С .21/00

ГОСУДАРСТВЕННЫЙ HOMHTET СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

C3 . ;-.- <,; ° f

Н ABTQPCHGMV СВИДЕТЕЛЬСТВУ . ц;;;.;;- с.-. (21) 3363045/18-24 (22) 1». 12,81 (46) 15.04.83. Бюл. № 14 (72) Д. А. Бруевич, P. М. Воробьев и А. Г. Куликов (53) 681.327.6(088.8) (56) 1. Авторское свидетельство СССР

J4 752338, кл. 4 11 С 21/00, 1979.

2. Авторское свидетельство СССР

¹ 771728, кл.С 11 С 21/ОО, 1979. (54) (57) УСТРОЙСТВО ДЛЯ PEFEHEPAUHH ИНФОРМАЦИИ В ДИНАМИЧЕСКОЙ

ПАМЯТИ, содержан Ье делитель частоты, вход которого является первым входом устройства, выходы делителя частоты подключены к первым входам элементов

И, вторые входы который подключены к выходам дешифратора, выходы элементов И подключены ко входам первого элемента ИЛИ, выход которого подключен ко входу блока управления, первый выход блока управления подключен ко входу счетчика адреса, выход которого подключен а первому информационному входу комйутатора, управляющий вход коммутатора подключен ко второму выходу блока управления, второй информационный вход и выход коммутатора являются соответственно вторым входом и выходом устройства, о т л. и ч а ю щ е е с я тем, что, с целью упрощения уст ойства, оно содержит триггер, второй элемент

ИЛИ, элемент ИЛИ-НЕ; элемент -HE элемент НЕ и счетчик, выходы которого подключены ко входам дешифратора и входам элемента ИЛИ-НЕ, выход элемента ИЛИ-НЕ подключен к первому входу второго элемента ИЛИ, выход которого подключен к первому входу счетчика,, второй вход счетчика подключен к выходу элемента. И-НЕ, третий вход счетчика является третьим входом устройства ф и подключен к сбросовому входу триггера, тактовый вход которого подключен к вы» ходу элемента НЕ, установочный вход, у триггера является четвертым входом устройства и подключен ко второму вхо ду второго элемента ИЛИ, третий вход которого подключен к выходу триггера и

0aak к первому входу элемента И-НЕ, второй . Ю вход элемента И-НЕ подключен ко вхо ду элемента НЕ и является пятым входом устройства.

1012346

Изобретение относится к цифровой вычислительной технике и может й1ть исполь,зОВаНО В дИНамИчеСкИх BGIIOMIIBIOIIQKK устройствах (ЗУ) со встроенным контролем. 5

Функционирование полупроводниковой динамической. памяти основано на периоди ческой регенерации хранимой информации.

Организация этого режима требует.определенных затрат полезного времени и по требляемой мощности, для уменьшения которых необходимо снижать число циклов ре1-.енерации, проаодимых в единицу времени.

Известно устройство ддя управления оперативной памятью, содержащее форми рователь синхронизирующих сигналОВ, формирователь сигналов регенерации,, триггер конца цикла, триггер режима и два элемента 2И-НЕ, причем выход фор- 20 мирователя синхронизируюц1их сигналов соединен со входом триггера конца цикла, выход которого соединен с первым входом первого элемента 2И-НЕ, второ4 вход которого соединен с первым входом триггера режима, с другим входом триггера конца щпсла и со входом устройства, выход первого элемента 2И-НЕ соединен со вторым входом триггера режима, третий вход которого соединен с вы- ЗО ходом формирователя сигнрлов регенера ции, выходы триггера режима соединены со входами второго элемента 2И-НЕ, выход которого соединен со входом фор-. мирователя синхронизирующих сигналов» 35

Режим регенерации в данном устройстве

Осуществляется по запросам с формирователя сигналов регенерации, поступающими с фиксированной частотой, расчитанной на работЯ устрОйстВа 11рН максимальнО 4р возможной температуре. Поскольку при снижении температуры частота1 регенера ции может бычь уменьшена, то устройство проводит значительное Число лишних . циклоВ регенерацииз снижающих Общее 45, быстродействие и увеличивающих потребляемую мощность (1 .

Наиболее близким техническим решением к изобретению является устройство ич 5О кой памяти, содержащее входные и выход: ные адресные шины, элементы памяти, . блок управления, датчик температуры, аналого-цифровой преобразователь, дева, ратор, элементы И, делитель частоты, элемент ИЛИ, счетчик адреса и коммутатор адреса, причем первый выход бло ка управления подключен ко входу:счет чика адреса, выход которого подключен к ОдномуГ из Входев коммутатора allpeca другой вход которого подключен ко второму выходу блока управления, вход дач чика температуры подключен к элементам памяти, вход аналого-цифрового преобразователя подключен к выходу датчика температуры, вход дешифратора подключен к выходу аналого-цифрового преобразователя, выходы которого подключены к одним из входов элементов И, другие входы которых подключены к соответствующим; выходам делителя частоты, вход которого является входом устройства, входы элемента ИЛИ подключены к выходам соответствующих элементов И, а выходко входу блока управления (2) .

В этом устройстве датчик температуры формирует постоянное напряжение в соответствии с температурой нагрева элементов памяти. Аналого-цифровой преобразователь преобразовывает это напряжение в цифровой код, который дешифрируется дешифратором. При этом включается один из элементов И, на вход которого поступают импульсы запросов на регенерацию с частотой следования, соответствующей температуре нагрева элементов памяти. Через элемент, ИЛИ импульсы запросов на регенерацию поступают на вход блока управления. Таким образом, в устройстве осуществляется регулировка частоты следования запросов на регенерацию в зависимости от температуры нагрева элементов памяти.

Недостатком устройства для регенерации информации в динамической памяти является его сложность, определяемая наличием датчика температуры и аналогоцифрового преобразователя.

Цель изобретения —, упрощение устройства.

Поставленная цель достигается тем, что устройство для регенерации информации в динамической памяти, содержащее делитель частоты, вход которого является первым входом устройства, выходы делителя частоты подключены к первым входам элементов И, вторые входы которых подключены к выходам дешифратора, выходы элементов И подключены ко входам первого элемента ИЛИ, выход которого подключен ко входу блока управления, первь1й выход .блока управления подключен ко входу счетчика адреса, выход которого подключен к первому информационному входу коммутатора, управляющий вход коммутатора подключен ко вто3 рому выходу блока управления, второй информационный вход и выход коммутатора являются соответственно вторым входом устройства и выходом устройства, введены триггер, второй элемент ИЛИ, элемент ИЛИ-НЕ, элемент И-НЕ. элемент НЕ и счетчик, выходы которого подключены ко входам дешифратора и " ко входам элемента ИЛИ-НЕ, выход элемента ИЛИ-НЕ подключен к первому 36 входу второго япемента ИЛИ, выход которого подключен к первому входу счетчика, второй вход счетчика подключен к выходу элемента И- НЕ, третий вход счетчика является третим входом .устройства 1 s и подключен к сбросовому входу тригге- ра, тактовый вход которого подключен к выходу. элемента НЕ, установочный вход триггера является четвертым входом уст ройства и подключен ко второму входу 20 второго элемента ИЛИ, третий вход ко,торого подключен к выходу триггера и к первому входу элемента И-НЕ, второй

:вход элемента И-НЕ подключен ко входу элемента НЕ и является пятым входом 2s устройства.

На фиг. 1 представлена схема устройства для регенерации информации в динамической памяти; на фиг. 2 - времен ная диаграмма его работы.

Устройство для регенерации информации в динамической памяти содержит делитель

1 частоты,- элементы И 2, дешифратор 3, первый элемент ИЛИ 4, блок 5 управления, счетчик 6 адреса, коммутатор 7, счетчик 8, элемент ИЛИ-НЕ 9, второй зз элемент ИЛИ 10, триггер 11, элемент

И-НЕ 12, элемент HE 13,.вход 14 запроса на регенерацию, вход 15, выход 16, входы 17, 18 и 19, выход 20 первого элемента ИЛИ 4, выходы 21 и 22 счетчика 8, выход 23 элемента ИЛИ-НЕ 9, выход 24 триггера 11, выход 25 элемента И-НЕ 12, выход 26 второго элемента ИЛИ 10 и выход 27 элемента НЕ.

Устройство работает следующим образоме

Известно, что период регенерации дина мической памяти существенно зависит от

Ю температуры, напряжения питания, частоты обращений к памяти, уровня радиации и т.д. Применение предложенного технического решения позволяет попучнть максимально возможный в данных условиях период регенерации и, таким образом,: повы$5 сить быстродействие устройства. Исполь- зование изобретения возможно только в запоминающих устройствах, имеющих в

346 . 4 своем составе средства контроля хранимой . информации. . Перед началом работы устройства на его установочный вход 17 (см. фиг. 1 и фиг. 2) подается импульс, устанавливающий реверсивиый счетчик 8 и триггер ll в нулевое состояние, после чего на соответствующем выходе дешифратора 3 по- является высокий уровень напряжения, открывающий тот элемент И, на другой вход которого поступают импульсы с делителя частоты 1, имеющие минимальный период следования (частота последних рав на частоте импульсов, поступакхцих на вход 14 запроса на регенерацию). С выхода этого элемента И импульсы запро. сов на регенеранию через элемент ИЛИ 4 проходят на вход блока 5 управления. С приходом запроса на регенерацию произ водится регенерация одной строки ЗУ,, при этом коммутатор 7 по сигналу от блока 5 управления отключает адресный вход 15 и .осуществляет подачу содержимого счетчика 6 адреса на выход 16.

По окончании никла регенерации к содержимому счетчика 6 адреса по сигналу от блока 5 управления добавляется единица.

В динамической памяти, где используется данное изобретение, проводится пери одический контроль хранимой информации, ;;по окончании котораго на вход 18 син ронизании выдается положительный им- пульс. Этот импульс стробирует элемент

И-НЕ 12, на второй вход которого с инверсного выхода 24 триггера ll поступает высокий уровень напряжения. Эвемент И-НЕ 12 открывается и с его выхода 25 выдается отрицательн:ый импульс, поступающий на суммирующий вход реверсивного счетчика 8, содержимое которого увеличивается на единицу. После этого на одном из выходов дешифратора 3, со-. .ответствукхцем новому состоянию счетчика 8, появляется высокий уровень напряжения, поступающий на вход того элемента И 2, на другой вход которого подаювся;.импульсы с делителя частоты с периодом следования на одну ступень более продолжительным. Данный элемент И 2 открывается и с его выхода через элемент ИЛИ 4 на вход блока 5 управления поступают и .пульсы запросов на pere нерацию, следующие с новой, более низ.кой частотой. Одновременно положительный импульс на входе 18 инвертируется элементом НЕ 13, с выхода 27 которого. он поступает на вход синхронизации триггера 11, подтверждая его нулевое состояние. В случае отсутствия ошибок

5 -. 1012 в динамической памяти при работе с но- вой частотой регенерации на входе 19 признака ошибки сохраняется высокий уровень напряжения и данное состояние устройства сохраняется до прихода нового положительного импульса на вход 18 синхронизации, после чего частота регенерации вновь увеличивается. Если через.некоторое время в ЗУ будет обнару« жена ошибка, то на вход 19 признака 16 ошибки поступает отрицательный импульс, который иереводит триггер 11 в единичное состояние и стробирует второй элемент ИЛИ 10. После переброса триггера

11, на всех трех входах второго эле- 1З мента ИЛИ 10 оказываются низкие уровни напряжения, и на его выходе 26 появляется отрицательный импульс, уменьшающий на единицу содержимое реверсивного счетчика, вследствие чего час- 20 тота регенерации вновь возрастает. Ðàбота устройства на этой частоте продолжается до прихода положительного импульса на вход 18, который вновь стробирует элемент И-НЕ 12. Однако íà 2$

его втором входе в этом случае присутствует низкий уровень напряжения с инверсионного выхода 24 триггера 11, 346

d и импульса на выходе 25 не будет. Следовательно, состояние реверсивного счетчика 8 не изменявтся, и регенерация информации будет проводиться с прежней частотой. Возвращение -.риггера 11 в исходное нулевое состояние происходит по заднему фронту отрицательного импульса на выходе 27 элемента НЕ 13. С приходом следующего положительного импульса на вход 18 частота регенерации вновь снизится и т.д. Таким образом, восстановление информации в динамической памяти происходит с минимально возможной при данных внешних условиях частотой. В случае изменения этих условий частота регенерации меняется сост« ветствующим образом.

Применение предложенного устройства позволяет исключить из состава устройства датчик температуры и аналого-цифровой преобразователь и заменить их небольшой логической схемой, которая легко может быть выполнена в интегральном исполнении. Кроме того, повышается быстродействие устройства, так как учитываются все факторы, влияющие на период регенерации динамической памяти.

Фиг.1

1012346

f9

17

1S

23

26

ФигХ

Составитель В. Городнова

Редактор А, Долинич ТехредЖ.КастелевичКорректор А. Ильин

Заказ 2778/65 Тираж 592 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Хосква, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, г. Ужгород, ул. Проектная, 4