@ - @ -триггер

@ - @ -триггер

Иллюстрации

Показать все

Реферат

 

RS-ТРИГГЕР наМДП-транзисторах, содержащий в прямом и инверсном плечах нагрузочный Элемент, включенный между шиной питания и вькодной шиной, и два логических транзистора, причем у первого логического.транзистора , включенного между выходной и общей шинами, затвор подключен к Лзоответствующей шине входных сигналов, а у второгвЯогйЧеского транзистора, сток которого подключен к выходной шине,; за:твор подключен к выходной шине другого плеча, отличающ и и с я тем, что, с целью увеличения его быстродействия без увеличения потребляемой мощности, исток второго логического транзистора прямого плеча подключен к шине входных сигналов инверсного плеча, а исток второго логического транзистора инверсного плеча - к шине входных сиг- § налов прямого плеча. (П со 4 сл Oiii

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

3(5Р Н 03 К 3/286

fl0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР (2l) 3429638/18-21 . (22) 16. 04. 82 (46) 07.08.83, Бюл. и 29 (72) С.Г.Ильченко-и А.A.Ñêðûïîâ (53) 621.374(088.8) (56) 1. Степаненко И.П. Основы теории транзисторов и транзисторных схем,.

1М., Энергия, изд. 4-ое, 1977 .с. 511,.рис. 16-4.

2. Йнтегральные -схемы на МДП-транзисторах. Под ред. A.Н.Кармазинского, М., Иир, 1975, с. 287, рис. 55 .(прототип), (54 ) (57) RS-ТРИГГЕР на ИДП-транзисторах, содержащий в прямом и инверсном плечах нагрузочный элемент, включенный между шиной питания и выходной

„„SU„„4154 А шиной, и два логических транзистора, причем у первого логического.тран.зистора, включенного между выходной и общей шинами, затвор подключен к соответствующей шине входных сигналов,: а у второгб логйческого транзистора, сток которого подключен к выходной шине.; затвор подключен к выходной шине другого плеча, о т л и ч а ю— шийся тем, что, с целью увеличения.его быстродействия без увеличения .потребляемой мощности, исток второго логического транзистора прямого плеча подключен к шине входных сигналов инверсного плеча, а исток второго логического транзистора инверсного плеча - к шине входных сиг- Е

Ф налов прямого плеча.

1034154

Изобретение относится к вычислительной технике, и может найти применение при разработке цифровых интегральных схем на МДП-.транзисторах.

Известны триггеры, в которых для повышения быстродействия используется ненасыщенный режим, работы тран3HcTopoB $ 1 j°, Недостаток укаэанных устройств заключается в том, что использование ненасыщенного режйма работы транзис- 10 торов приводит к снижению помдхоустойчивости триггера, уменьшению перепада выходных напряжений, повышению потребляемой мощности и требует выравнивания логических уровней на входе и выходе.

Известен также RS-триггер на МДПтранзисторах, содержащий в прямом и инверсном плечах нагрузочный элемент, включенный между шиной питания и выходной шиной, и цва логических транзистора, включенных между выходной н общей шинами, причем у первого. логического транзистора затвор подключен к соответствующей, шине входных сигналов, а у второго — к выходной шине другого. плеча t. 2) . Однако быстродействие известного

;триггера имеет принципиальное огра ничение, обусловленное последовательньм переключением плеч триггера (нап-З0 ример, заряд выходной шины прямого . плеча будет происходить только после, того, как разрядится выходная шина инверсного плеча); т.е, время переключения триггера из одного устойчивого состояния в другое определяется суммой времен переключения прямого и инверсного плеч триггера.

Для увеличения быстродействия

R -триггера уменьшают время заряда - 40 разряда выходных шин прямого и инверсного плеч, т.е. увеличивают ток разряда и ток заряда (Эраэ и Эктор ).

Однако увеличения 3 р ведет к увеличению мощности, потребляемой тригге- 45 ром, а увеличение 3ро> ведет к увеличению размеров транзисторов триггера, что в случае использования большого количества таких,Ютриггеров в МДП БИС приводит к ухудшению 50 таких важных параметров МДП БИС как потребляемая мощность, площадь кристалла, степень интеграции, процент. выхода годных БИС.

I так, например, увеличение быстродействия ОЗУ (оперативное запоминающее устройство) на таких 11Ъ-триггерах

s два раза приводит к увеличению потребляемой мощности более чем в 2 раза, уменьшению процента выхода годных60

БИС в десятки раз (степенная зависимость), что совершенно недопустимо.

Бель изобретения — повышение быстродействия R5-триггера без увеличения потребляемой мощности. 65

Для достижения поставленной цели в К5-триггере на МДП-транзисторах, содержащем в прямом и инверсном пле- чах нагрузочный элемент, включенный между шиной питания и выходной шиной., и два логических транзистора, причем у первого .логического транзистора, включенного между выходной и общей шинами, затвор подключен к соответствующей шине входных сигналов, а у второго логичесокго транзистора, сток которого подключен к .выходной шине, затвор подключен к выходной, шине другого плеча, исток втарого логического транзистора прямого плеча подключен к шине входных сигналов инверсного плеча, а исток второго логического транзистора инверсного плеча - к шине входных сигналов прямого плеча.

На чертеже представлена электрическая принципиальная схема RB-триггера.

В схеме RS-триггера. в прямом и инверсном плечах между шиной 1 питания н соответствующими выходными шинами 2 и 3 включены нагрузочные элементы 4 и 5, а к выходньм шййам

2 и 3 годключены соответственно стоки логических транзисторов б, 7 и 8, 9. Истоки логических транзисторов б и 8 подключены к общей шине 10.

Исток транзистора 9 и затвор транзистора б подключены к шине 11 вход-i ных сигналов прямого плеча, а ис ток транзистора 7 и затвор 8 — к шине 12 входных сигналов инверсного плеча.

Затвор транщистора 7 подключен к выходной шине 3 инверсного плеча, а затвор транзистора 9 — к выходной шине 2 прямого плеча.

Устройство работает следующим образом.

Пусть на шинах ll и 12 входных сигналов действуют низкие уровни напряжения .(логические нули) . Предположим, что триггер находится в нулевом устойчивом состоянии, что соот.ветствует низкому уровию напряжения (логический ноль) на выходной шине

2 прямого плеча и высокому уровню напряжения (логическая единица) на выходной шине 3 инверсного плеча. При этом логический транзистор 7 открыт, а логические транзисторы б, 8 и 9 закрыты.

Если на шину 12 входных сигналов поступает высокий уровень напряжения, то транзистор 8 откроется, а транзистор 7 закроется. Заряд с выходной шины 3 инверсного плеча через сопротивление открытого транзистора

8 стекает на общую шину 10, выходная шина 3 разряжается до низкого уровня напряжения, и транзистор 7 закрывается. Одйовременно с этим выходная шина 2 прямого плеча заряжается от шины 1 питания через нагрузочный

1034 1 54

Составитель Л.Петрова

Редактор С.Квятковская Техред A.Áàáèíåö Корректор И.Ватрушкина

Заказ 5641/57 Тираж 936 . .. . . Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий .

113035, москва, Ж-35, Раушская иаб., д.4/5

Филиал ППП Патент, r.ужгород, ул.Проектная,4 элемент 4 до; высокого уровня напряжения,.транзистор 9 открывается, и триггер переходит в режим хранения инФормации. После этого высокий уровень напряжения с шины 12 входных сигналов не влияет на состояние 5 триггера.

Аналогичным образом устройство работает, если высокий уровень напряжения поступает на шину ll входных сигналов. При этом выходная шина 2 . 10 разряжается через сопротивление открытого транзистора 6 до низкого уровня напряжения, а выходная шина

3 заряжается от шины 1 питания черезнагрузочный элемент 5 до высокого $5 уровня напряжения..

Следует. отметить, что переключение прямого и инверсного плеча происходит одновременно.

При использовании изобретения быстродействие RS-триггера возрастает в два раза без увеличения.потребляемой мощности и площади, занимаемой триггером, так как при этом не требуется увеличения тока заряда н тока разряда, при этом не енижается помехозащищенность триггера и перепад выходных напряжений. В случае использования таких RS-,триггеров в ОЗУ цикл обращения снижается в два раза.

Применение изобретения позволяет: уменьшить на 45-503 площадь кристалла, занимаемую RS -триггером, при сохранении заданного быстродействия и по потребляемой мощности, что исключительно важно при разработке регистров и ОЗУ.