Накопитель для постоянного запоминающего устройства

Накопитель для постоянного запоминающего устройства

Иллюстрации

Показать все

Реферат

 

НАКОПИТЕЛЬ ДПЯ ПОСТОЯННОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА, включающий. подложку, на поверхности которой расположены эапоминаюпще ячейки, содержащие .базовые и эмиттерные г СЕСОШ; ГДЗ 13 п, 13, Т . S«SjJli;.-f слои первого и второго типов npoBO-i димости соответственно; на поверхности базовых слоев первого типа проводимости размещен диэлектрический слой, а на поверхностях эмиттерных слоев второго типа проводимости и диэлектрического слоя расположены контактные металлические шины, отличающийся тем, что, с целью повышения быстродействия и степени интеграции накопителя, в нем между областями смежных запоминающих ячеек расположена диэлектрическая область, а между подложкой и областями первого типа проводимости . i размещен слой второго типа проводимости . (Л У / / // / СО to

СОЮЗ СОВЕТСКИХ

Х

РЕСПУБЛИК

0% (11) 151)ф С 11 С 17/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПЪЙ (21) 3387335/18-24 (22) 01.02.82 (46) 23.01.86. Бюп. 1Ф 3 (72) А.И. Сухопаров, В.Д. Нестеров, Ю.П.Попов, В.Я. Красницкий, Е.А.Верниковский и В.Ю.Фомин (53) 681.327.6 (088 ° 8) (56) Патент США Ф 4099260, кл. С 11 С 17/06, опублик. 1978.

Патент Великобритании

В 2004687, кл. Н 01 LI 27/04,. опублик. 1979. (54)(57) НАКОПИТЕЛЬ ДЛЯ ПОСТОЯННОГО ЗАПОИИНАЮ1цЕГО УСТРОЙСТВА, включакмций. подложку, на поверхности которой расположены запоминающие ячейки, содержащие базовые и эмиттерные слои первого и второго типов прово- димости соответственно, на поверх- 1 ности базовых слоев первого типа проводимости размещен диэлектрический слой, а на поверхностях эмиттерных слоев второго типа проводимости и диэлектрического слоя расположены контактные металлические шины, о т— л и ч а ю шийся тем, что, с целью повышения быстродействия и степени интеграции накопителя, в нем между областями смежных запоминающих ячеек расположена диэлектрическая область, а между подложкой и областями первого типа проводимости размещен слой второго типа проводи- З мости °

1037779

50

Каждая полупроводниковая шина имеет дополнительную коллекторную область, расположенную между подложкой и эпитаксиальным слоем. Тип проводимости ее аналогичен типу проводи- .55 мости эпитаксиального слоя, а проводимость выше, чем у этого слоя и определяется пределом растворимости

Изобретение относится к области микроэлектроники, автоматики и вычислительной техники и может быть использовано при создании больших и сверхбольших интегральных схем постоянных запоминающих устройств (ПЗУ).

Известна биполярная ячейка ПЗУ, представляющая собой диод Шоттки, расположенный в пересечении металли- 10 ческой шины и шины высокоомного проводника h -типа проводимости и выполненный в полупроводниковой подложке Р -типа проводимости. По краям полупроводниковой шины расположены низкоомные шины полупроводника,0 типа проводимости, предназначенные для уменьшения сопротивления. Полупроводниковые области и -типа проводимости разделены охранной областью 20 низкоомного полупроводника р -типа проводимости. Запись информации в ячейки ПЗУ производится в процессе технологического изготовления.

Постоянные запоминающие устрой- 25 ства на основе диода Шоттки в интегральном ПЗУ требуют применения сложных схем управления и формирования сигналов, что в конечном счете увеличивает площадь кристалла ПЗУ

30 и уменьшает его быстродействие.

Наиболее близкой по технической сущности является матрица ПЗУ, ко:орая содержит запоминающие ячейки в виде транзисторных структур, каждая из которых имеет область базы, причем по крайней мере одна ячейка имеет область эмиттера в области базы. Ячейки сформированы на участках, где полупроводниковые шины, выполненные в базовых областях, пересекаются с металлическими шинами, расположенными на диэлектрическом слое, который изолирует полупроводниковые шины от металлических.

В диэлектрическом слое в некоторых ячейках вскрыты окна над областью эмиттера для создания контактов между этой областью и металлическими шинами. легирующей примеси в полупроводниковой шине.

Эта матрица ПЗУ имеет следующие существенные недостатки: при формировании областей эмиттера необходимо давать допуск на фотолитографию, что увеличивает площадь ячейки и всей матрицы в целом и уменьшает плотность упаковки интегрального

ПЗУ; при формировании высоколегированных дополнительных коллекторных областей расстояние между ними нельзя делать менее определенной величины, что не позволяет увеличить плотность упаковки ПЗУ.

Диффузная полупроводниковая шина имеет значительную паразитную ем-! кость периферийных р -П -переходов, что приводит к замедлению скорости переключения и не позволяет повысить быстродействие матрицы ПЗУ.

Цель изобретения — увеличение плотности упаковки компонентов и повышение быстродействия матрицы

ПЗУ.

Цель достигается тем, что в накопителе для постоянного запоминающего устройства, включающем подложку, на поверхности которой расположены запоминающие ячейки, содержащие базовые и эмиттерные слои первого и второго типов проводимости соответственно, на поверхности базовых слоев первого типа проводимости размещен диэлектрический слой, а на поверхностях эмиттерных слоев второго типа проводимости и диэлектрического слоя расположены контактные металлические шины, между областями смежных запоминающих ячеек расположена диэлектрическая область, а между подложкой и областями первого типа проводимости размещен слой второго типа проводимости.

На чертеже показан фрагмент матрицы ПЗУ в поперечном сечении, содержащей две ячейки.

В полупроводниковой подложке 1 сформирован сплошной слой 2 противоположного типа проводимости с высокой концентрацией примеси в нем и являющийся коллекторной областью транзисторной структуры каждой ячейки. Использование сплошного коллекторного слоя позволяет не проводить фотолитографии, исключить все допус

1037

Корректор Е.Рошко

Заказ 59/7

Тираж 544 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.Ужгород, ул.Проектная,4 ки и ограничения и повысить тем самым плотность упаковки матрицы ПЗУ.

Эпитаксиальный слой 3 расположен над коллекторным слоем 2 и имеет тип проводимости IlpoTHBQIIQJIQKHbIA типу 5 проводимости коллекторного слоя.

Слой 3 разделен по вертикали областями диэлектрического материала 4 на отдельные изолированные друг от друга базовые области 5, являющиеся так- 1р же полупроводниковыми шинами матрицы ПЗУ.

Разделение полупроводниковых шин друг от друга по вертикали областями диэлектрического материала устраняет периферийные р -о-переходы, уменьшает паразитную емкость полупроводниковых шин и повышает тем самым быстродействие матрицы ПЗУ.

В некоторых базовых областях 5 сформированы через окна 6 области 7, являющиеся эмиттерами ячеек. Эти области контактируют с металлическими шинами 8, расположенными на изолирую. щем диэлектрике 9. Окна 6 вскрыты в слое 9 без допуска на размещение

Редактор Л.Письман Техред А.Ач

779 4 встык с диэлектрическими областями

4. Зто позволяет уменьшить площадь базовых областей 5 за счет исключения зазоров и повысить плотность упаковки матрицы ПЗУ.

Использование этой матрицы ПЗУ обеспечивает: уменьшение площади ПЗУ за счет исключения допуска на фотолитографию при формировании эмиттерных областей и вскрытия окон к ним для контактирования с металлическими шинами; увеличение плотности компоновки матрицы ПЗУ за счет исключения зазоров между коллекторными областями путем их объединения и выполнения в виде сплошного полупроводникового слоя; увеличение быстродействия за счет уменьшения паразитной емкости полупроводниковой шины исключением периферийных p --tl-переходов (применением областей диэлектрического материала для разделения шин по вертикали).