Запоминающее устройство с коррекцией групповых ошибок

Запоминающее устройство с коррекцией групповых ошибок

Иллюстрации

Показать все

Реферат

 

. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ ГРУППОВЫХ ОШИБОК, содержащее накопители, блок коррекции и элемент задержки, причем информационные и контрольные выходы накопителей соединены соответственно с информационными и контрольными входами блока коррекции, входы синхронизации накопителей подключены к первому выходу элемента задержки, второй выход и вход которого являются соответстветшо управляющим выходом и входом запуска устройства, отличающееся тем, что, с целью упрощения устройства, в него введены коммутатор, первьй элемент И, элементь НЕРАВНОЗНАЧНОСТЬ и группа элементов И, причем первый и второй входы коммутатора соединены соответственно с третьим и четвертым выходами элемента задержки, пятый выход которого соединен с первым входом первого элемента И, одни из выходов блока коррекдго подключены к первым входам соответствующих элементов НЕРАВНОЗНАЧНОСТЬ, вторые входы которык соед1шены с информационными выходами накопителей, выход первого элемента И подключен к первым входам элементов И группы, вторые входы которых соединены с выходами элементов НЕРАВНОЗНАЧНОСТЬ, а выходы являются информационными выходами устройства , входы признака записи накопителей соединены с входом признака записи блока коррекции и являются входом записи устройства, входы признака считьшания накопителей и блока коррекции объедш1ены с управляющим входом коммутатора и вторым входом первого элемента И и являются входом считывания .тройства, установочными входами которого являются установочные входы блока коррекции, (Л управляющий вход которого подключен к выходу коммутатора, другие выходы блока коррекции являются контрольными выходами устройства. 2. Устройство поп.1,отличаю щ е е с я тем, что блок коррекции содержит регистр, группы сумматоров по модулю два, BTOPJTO, третью и четвертую группы элементов И, компараторы , сумматоры по модулю два, элемент ИЛН-НЕ, второй элемент И и элемент или, пр11чем одни из входов регистра являются соответственно информационными и контрольными входами блока, а другой вход - управляющим входом блока, первые входы элементов И рой и третьей групп соответственно объединены и являются входом признака считьшания и входом признака .записи блока, установочными входами которого являются входы элемента ИЛИ-НЕ, информационные выходы регистра соединены с одним из входов соответствующих сумматоров по модулю

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) SU (11), А

3(50 С 11 С 29 00

ОПИСАНИЕ ИЗОБРЕТЕНИЙ

Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3556314/18-24 (22) 22.02.83 (46) 15.05.84. Бюл. И8 (72) Д.А. Бруевич. P.È. Воробьев, А.Г. Куликов, Н.А. Смирнов, В,В. Вушкарник и IO.Ò. Оношко (53) 68I.327(088.8) (56) 1. Патент США Р 3562709, кл. 340-172.5, опублик.1975

2 ° Авторское свидетельство СССР

Ф 955207, кл. G ll С 29/00, 1980 (про то тип ) (54)(57) 1 ° ЗАПОМИНАЦ1ЦЕЕ УСТРОЙСТВО

С КОРРЕКЦИЕЙ ГРУППОВЬ1Х ОЦИБОК, содержащее накопители, блок коррекции и элемент задержки, причем информационные и контрольные выходы накопителей соединены соответственно с информационными и контрольными входами блока коррекции, входы синхронизации накопителей подключены к первому выходу элемента задержки, второй выход и вход которого являются соответственно управляющим выходом и входом запуска устройства, отличающееся тем, что, с целью упрощения устройства, в него введены коммутатор, первый элемент И, элементы НЕРАВНОЗНАЧНОСТЬ и группа элементов И, причем первый и второй входы коммутатора соединены соответственно с третьим и четвертым выходами элемента задержки, пятый выход которого соединен с первым входом первого элемента i!, одни из выходов блока коррекции подключены к первым входам соответствующих элементов

НЕРАВНОЗНАЧНОСТЬ, вторые входы которых соед лены с информационными выходами накопителей, выход первого эле" мента И подключен к первым входам элементов И группы, вторые входы которых соединены с выходами элементов НЕРАВНОЗНАЧНОСТЬ, а выходы являются информационными выходами устройства, входы признака записи накопителей соединены с входом признака записи блока коррекции и являются входом записи устройства, входы признака считывания накопителей и блока коррекции объединены с управляющим входом коммутатора и вторым входом первого элемента И и являются входом считывания устройства, установочными входами которого являются установочные входы блока коррекции, управляющий вход которого подключен к выходу коммутатора, другие выходы блока коррекции являются контрольными выходами устройства.

2. Устройство по п.l, о т л и ч аю щ е е с я тем, что блок коррекции содержит регистр, группы сумматоров по модулю два, вторую, третью и четвертую группы элементов И, компараторы, сумматоры по модулю два, элемент

ИЛИ-НЕ, второй элемент И и элемент

ИЛИ, причем адни из входов регистра являются соответственно информацион- ными и контрольными входами блока, а другой вход — управляющим входом блока, первые входы элементов И второй и третьей групп соответственно объединены и являются входом признака считывания и входом признака

;записи блока, установочными входами которого являются входы элемента

ИЛИ-НЕ, информационные выходы регистра соединены с одним из входов соответствующих сумматоров по модулю

10925 два первой и второй групп, другой вход каждого из которых подключен к выходу соответствующего из элементов

И второй группы, вторые входы которыхи входы первого и второго сумматоров по модулю два соединены с соответствующими контрольными выходами регистра, контрольные входы которого подключены к выходам элементов И третьей группы, вторые входы одних из которых соединены с выходами сумматоров по модулю два первой и второй групп, второй вход другого элемента

И третьей группы соединен с выходош третьего сумматора по модулю два, входы которого подключены к выходам сумматоров по модулю два первой группы, одни из входов компаратбров, первые входы элементов И четвертой

Изобретение относится к вычислительной технике, в частности к sanoминающим устройствам ЗУ, и может быть использовано для построения .высоконадежных блоков памяти с возможностью ремонта накопителя в процессе решения задачи.

Известно запоминающее устройство с коррекцией групповых ошибок, содержащее накопительные блоки, каждый t0 из которых соединен с блоком обнаружения и коррекции ошибок, причем в ,каждый накопительный блок записывается группа разрядов кодового слова, состоящая из информационных раз-. 15 рядов и одного контрольного разряда (1Д

Недостатками данного устройства являются ограниченность выбора числа 20 информационных разрядов в кодовом слове и низкая надежность.

Наиболее близким техническим решением к предлагаемому является sano- 25 минающее устройство с коррекцией групповых ошибок, содержащее блоки интерфейсного сопряжения, соединенные с блоком коррекции, и группы накопителей, адресные входы которых ЗО подключены к адресным входам блоков

70 группы и одни из входов элемента ИЛИ соединены соответственно с выходами сумматоров по модулю два первой группы и с выходом первого сумматора по модулю два, выходы сумматоров по модулю два второй группы и второго сумматора по модулю два подключены ко вторым входам элементов И четвертой группы, другим входам элемента

ИЛИ и другим входам компараторов,выходы которых соединены с третьими входами соответствующих элементов И четвертой группы и входами элемента ИЛИ"НЕ, выход которого подключен к первому входу второго элемента И, второй вход которого соединен с выходом элемента ИЛИ, выходы элементов И четвертой группы и выход второго элемента И являются выходами блока. интерфейсного сопряжения, логический блок, входы которого подключены к одним из выходов блоков интерфейсного сопряжения, выходы соединены с входами блока коррекции, одними иэ входов блоков интерфейсного сопряжения и управлякнцими входами накопителей, а информационные входы накопителей каждой группы подключены к одноименной группе выходов блока коррекции f 2 . Для исправления ошибок в известном ЗУ используется двумерный итеративный код, с помощью которого возможна коррекция одиноч-. ных и групповых ошибок, расположенных в одной диагонали матрицы кодового слова. Разряды каждой диагонали записываются в отдельный накопитель, что позволяет составлять способность ЗУ продолжать работу при изъятии одного из накопителей для ремонта или замены.

Недостатками этого ЗУ являются сложность из-за относительно большого числа накопителей, снижение надежности, поскольку с увеличением количества накопителей вероятность некорректируемой ошибки возрастает, а также невозможность произвольного выбора информационной емкости ЗУ из-эа

1092570 ее зависимости от длины кодового слова.

Цель изобретения — упрощение устройства.

Поставленная цель достигается тем, что в запоминающее устройство с коррекцией групповых ошибок, содержащее накопители, блок коррекции и элемент задержки, причем информационные и контрольные выходы накопите- (p лей соединены соответственно с информационными и контрольными входами блока коррекции, входы синхронизации накопителей подключены к первому выходу элемента задержки, вто- !5 рой выход и вход которого являются соответственно управляющим выходом и входом запуска устройства, введены коммутатор, первый элемент И, элементы НЕРАВНОЗНАЧНОСТЬ и группа 20 элементов И, причем первый и второй входы коммутатора соединены соответственно с третьим и четвертым выходами элемента задержки, пятый выход которого соединен с первым входом 25 первого элемента И, одни из выходов блока коррекции подключены к первым входам соответствующих элементов

НЕРАВНОЗНАЧНОСТЬ, вторые входы которых соединены с информационными вы- 30 ходами накопителей, выход первого элемента И подключен к первьпт входам элементов И группы, вторые входы ко-. торых соединены с выходами элементов

НЕРАВНОЗНАЧНОСТЬ, а выходы являются информационными выходами устройства, входы признака записи накопителей соединены с входом признака записи блока коррекции и являются входом записи устройства, входы признака 40 считывания накопителей и блока корЭ рекции объединены с управляющим входом коммутатора и вторым входом первого элемента И и являются входом считывания устройства, установочными 45 входами которого являются установочные входы блока коррекции, управляющий вход которого подключен к выходу коммутатора, другие выходы блока коррекции являются контрольными выходами устройства.

Кроме того, блок коррекции содержит регистр, группы сумматоров по модулю два, вторую, третью и четвертую группы элементов И, компараторы, 55 сумматоры по модулю два, элемент

- ИЛИ-НЕ, второй элемент И и элемент

ИЛИ, причем одни из входов регистра являются соответственно информационными тт контрольными входамн блока, а другой вход — управляющим входом блока, первые входы элементов И второй и третьей групп соответственно объединены и являются входом признака считывания и входом признака записи блока, установочными входами которого являются входы элемента ИЛИ-НЕ, информационные выходы регистра соединены с одним из входов соответствующих "óììàòîðîâ по модулю два первой и второй групп, другой вход каждого из которых подключен к выходу соответствующего из элементов И второй груттпы, вторые входы которых и входы первого и второго сужлторов по мопъгпо пвт соединены с соответствующими контрольными выходами регистра, контрольные входы,которого подключены к выходам элементов И третьей группы, вторые входы одтттпс из которых соединены с выходамп сумматоров по модулю два первой и второй групп, второй вход другого элемента И третьей группы соедиттен с выходом третьего сумматора.по модулю два, входы которого подключены к выходам сумматоров по модулю дна первой группы, одни из входов компараторов, первые входы элементов И четвертой группы и одни из входов эле" мента ИЛИ соединены соответственно с выходами сумматоров по модулю два первой группы и с выходом первого сумматора по модулю два, выходы сумматоров по модулю два второй группы и второго сумматора по модулю два подключены ко вторым входам элементов И четвертой группы, другттм входам элемента ИЛИ и другим входам компараторов, выходы которых соединены с третыми входами соответствующих элементов И четвертой группы и входами элемента ИЛИ-НЕ, выход которого подключен к первому входу второго элемента И, второй вход которого соединен с выходом элемента ИЛ11, выходы элементов И четвертой группы и выход второго элемента И являются выходами блока, На фиг.l представлена функциональная схема устройства с коррекцией групповых ошибок; на фиг.2 — функциональная схема блока коррекции.

Устройство содержит (фттг. l ) накопители 1-5, количество которых должно быть простым числом, блок 6 кор1092570 рекции, элемент задержки 7, коммутатор 8, первый элемент И 9, эле" менты НЕРАВНОЗНАЧНОСТЬ 10-25 и первую группу элементов И 26-41. На фиг.! обозначены информационные 42- 5

57 и контрольные 58-66 выходы накопителей 1-5, первый 67 и второй 68 выходы элемента задержки 7, вход 69 запуска устройства, третий 70, четвертый 71 и пятый 72 выходы элемента задержки 7, одни из выходов 73-88 блока 6 коррекции, информационные входы 89 и выходы 90, вход 91 записи и вход 92 считывания устройства, управляющий вход 93 и другие вы- )5 ходы 94-103 блока 6 коррекции, контрольные выходы 104, установочные 105f09 и адресные !10 входы устройства.

Блок коррекции содержит (фиг.2 ) регистр !11 первую 112-115 и вторую i<)6-119 группы сумматоров по модулю два, вторую 120-127, третью 12813á и четвертую 137-161 группы элементов И, первый-третий сумматоры

162-164 по модулю два, компараторы

165-169, элемент ИПИ-НЕ 170, второй элемепт II 171 и элемент ИЛИ 172. На фиг.2 обозначены информационные 173188 и контрольные )09-197 выходы регистра 111, выходы 198-207 сумматоров 112-119, 162"164 по модулю два соответственно.

Устройство работает следующим образом. )

В рассматриваемом устройстве при коррекции одиночных и групповых оши" бок используется двумерный итеративР ный код, матрица кодового слова которого для числа информации Разрядов, 40 равного, например, шестнадцати, имеет в1щ:

S„ S, S, S С, $Т $8 С2

12 9 45

SqS S14 S1f S76 С4

1 г Ь 4 где S — S — информационные разря1 )6 ды: б — контрольный разряд общей четности с1- СФ.

d - d — контрольные разряды

1 4 соответственно групповой и веточной четности. Число накопителей

1-5 в рассматриваемом случае равно, например, пяти.

В режиме "Запись" на входы 1!О устройства (фиг. 1) поступает адрес выбранной ячейки накопителей 1-5, на входы 89 — слово данных S; — S„ » на вход 91 — признак записи, а на вход 69 сигнал "Запуск". Появившись на выходе 70 элемента задержки 7, сигнал "Запуск" через коммутатор 8 проходит на вход 93 блока 6, где заносит в регистр ill (фиг.2! информацию» находящуюся на.выходах 42-57.

После этого в блоке 6 начинается фор-. мирование контрольных разрядов по г формулам: 6 = ;.ц, Qw f

С1 $1+ $2+ $3 + $4»

С2 — S + $6+ $1+ $8

С3 $9 + $10+ $1+ $чг;

Ф 1э 14 I< 16 — $1+.$5+ $9+ $13

$4 + $В+ $ г+ $ )В °

Контрольные разряды групповой четности С вЂ” С4 формируются с помощью сумматоров 1!2-115 а контрольные разряды веточной четности d < - Й, с помощью сумматоров 116-!!9. Контрольный разряд общей четности Й формируется с помощью сумматоров 112115 и сумматора 164. На входе 92 присутствует логический ноль (низкий уровень напряжения ), а на входе 9) — логическая единица )высокий уровень напряжения ). В результате элемента И 120-127 остаются закрытыми и на их выходах будут находиться логические нули, а элементы

И 128-136 открываются» и сформированные значения контрольных разрядов поступают с их выходов на входы 5866 регистра 1)1 и накопителей 1-5.

С появлением сигнала на выходе 67 элемента задержки 7 производится запись кодового слова в накопители 1-5, причем Разряды $ -!» $6 $ 1 $16»

6 записываются в накопитель 1, разряды $2» $, $„2, С4» й1- в накопитель 2, разряды S g, $я» С

$13 d — в накопитель 3, разряды

S4„C2 $9, SI4, ЙЗпитель 4» B разряды С - » S g S

S 15 » d@ — в накопитель 5, По окончайии записи на выход 68 устройства выделяется сигнал "Ответ".

В режиме "Чтение" на входы 110 поступает адрес выбранной ячейки, на вход 92 — признак чтения, а на

1092570

8 вход 69 — сигнал Запуск . С появле- ное кодовое слово в регистр 111. За-!! !! кием сигнала на выходе 67 элемента тем начинается формирование признака задержки 7 кодовое слово считывается ошибки с помощью сумматоров 112-115 из накопителей 1-5 и поступает на !16-119, 162 и 163. Так как на вховходы блока 6. Так как на входе 92 5 де 92 блока 6 присутствует логическоммутатора 8"присутствует логическая кая единица, то считанные значения единица, то прохождение сигнала че- контрольных разрядов С - С d — - d

1 4 1 рез коммутатор 8 с выхода 70 элемен- с выходов !90-197 регистра 111 через та задержки 7 запрещается и разреша- элементы И 120 — 127 поступят на ется прохождение сигнала с выхода 71, О входы сумматоров по модулю два который вырабатывается несколько поз- 112 — 119 и логическое состояже, чем сигнал на выходе 67. Пройдя ние их выходов I88 — 205 опре« коммутатор 8, сигнал с выхода 71 пос- делится в соответствии с фортупает на вход 93 и заносит считан- мулами:

d1 $1+ $2+ $4+ $ФФС1 (выход 198)

0 у= $5+ $ь+ $!+ $8+С2 (выход 199) э + м м + з (выход 200)

1Э М 1 % 4. (выход 201) (выход 202) (выход 203) (выход 204)

1"4 $4+ SS+ S + SW+ (выход 205)

Состояние выходов 206 и 207 суммато- !5 ров 162 и 163 определится как !

14+ dz + dç,+ 1„+ g

85 С1+ С + Сз+ С4+5

В дальнейшем разряды признака ошибки сравниваются между собой, причем ком-, ЗО паратор 165 сравнивает одноименные разряды о(! 5 и 3,,а компараторы 166-169 сравнивают разряды. с циклически выдвинутыми разрядами III„,...,y

При совпадении информации на первом-пятом входах с информацией на шестом-десятом входах какого-либо из компараторов 165-169 состояние его выхода принимает значение логической единицы, что означает обнаружение 40 ошибки в соответствующем из накопителей 1-5. Позиция ошибок (неисправные разряды f определяются с помощью элементов И 137-161 при совпадении соответствующих значений разрядов 45 признака ошибки и сигнала на выходе соответствующего из компараторов 165-169.

1. I

Таким образом, появление логических единиц на выходах 73-88 и 94-102 блока 6

50 означает наличие ошибки в соответствующих разрядах кодового слова.

Например, пусть в накопители 1-5 записано кодовое слово:

llll0

00000 (выход 206) (выход 207) При считывании произошла ошибка, например, в накопителе 3 в разрядах

S <, $ !, d 2 и в регистр 111 цос- тупило кодовое слово

111 I Î

01 000

Тогда сумматорами I! 2-119, 162 и 163 будет сформирован следующий синдром ошибки:

+ 1+ I + i +0 0

1+1+1+0+0-1

1+1+}+)+О 0 д,4 О + 1 + 1 + 1 + 0 =

P - --P + 1 + О + О + О *

p„= 1+ 1+ 1+ 0+ 0 р = 1 !- 1 + 1 + 1 + 1 = l и 1 + 1 + I + 1 + О * 0

Ъ

,,= 1 + О + 1 + 1 + О 1

5 О+О+О+О+0 0

В этом случае только на выходе компаратора 167 появится логическая единица, а на выходах компараторов 165, 166, 168 и 169 сохранится состояние логического нуля.

1092570

В результате на выходах 80, 85 и 100 элементов И 137-1Û сигнал

"Единица"," а на других выходах элементов И 137-161 — "Нули" . Это означает, что ошибки произошли в раэря- 5

pax Ss S13 d Z

Исправление ошибок производится с помощью элементов НЕ:РАВНОЗНАЧНОСТЬ 10-25, на первые входы которых поступают логические значения позиций ошибок информационных разрядов с выходов 73-88 блока 6, а на вторые входы — непосредственно считанные из накопителей 1-5 информационные разряды 42-57. Исправленное информаицонное слово с выходов элементов НЕРАВНОЗНАЧНОСТЬ !0-25 поступает на вторые входы элементов И 26-41и по сигналу с выхода 72, проходящему через элемент И 9, выдается на выходы 90.

Затем на выход 68 устройства поступает сигнал "Ответ".

При ошибке в разных накопителях 1-5 с помощью элементов ИЛИ-HH 170, И 171 и ИЛИ 172 формируется на выходе 103 сигнал "Единица" — признак не корректируемого отказа (НКО1: НКО =

=(Ж "% " 41 (а „Ус1. /с(УЫ ð ф, Ур чp к{5 ) зо где знак V — означает логическое сложение, 8„ - сигналы на выходах компараторов 165-169 соответственно. 35

Появление признака HKO (логической единицы па выходе 103 элемента

И 171 ) говорит о невозможности исправления ошибки в кодовом слове. Ин- . формация на выходах 104, включающая 40 значения позиций ошибок кодового сло-, ва и признак НКО, может быть использована для индикации отказавшихся разрядов и ускорения поиска неисправностей.

Следует отметить, что устройство проводит правильную коррекцию любой групповой ошибки одного из накопителей 1-5 при условии, что в данном цикле считывания хотя бы один из его разрядов выдает правильную информацию. В противном случае на выходах каждого иэ компараторов 165-169 ока зываются логические единицы и, кроме действительно отказавшихся разрядов инвертируются и все остальные разряды кодового слова. Таким образом, хотя накопление ошибок в одном из накопителей 1-5 возможно, тем не менее должен проводиться его своевременный ремонт. С этой целью на входы 105-109, кроме входа, соответствующего номеру заменяемого иэ накопителей 1-5, подаются логичекие нули. Тем самым запрещается появление логических единиц на выходах тех из компараторов 165-!69, номера которых не соответствуют номеру заменяемого из накопителей 1-5. После замены неисправного из накопителей 1-5 новым накопителем и восстановления в нем информации подача "Нулей" на входы 105-109 прекращается.

Таким образом, в предложенном устройстве исключается отдельный накопитель для записи разрядов каждой диагонали матрицы кодового слова, что позволяет упростить устройство, кроме того, информационная емкость памяти не зависит от длины кодового слова, что устраняет затруднения, возникающие при объединении нескольких ЗУ в общей системе. Технико-экономическое преимущество предложенного устройства заключается в его упрощении по сравнению с прототипом.

)092570

1092570

ЩЩИПИ Заказ 3262/36 ТиРаж 575 Подписное

Филиал ПОП Патент, r. Ужгород, ул.Проектная,4