Сумматор

Сумматор

Иллюстрации

Показать все

Реферат

 

СУММАТОР на МДП-транзисторах , содержащий элемент И-НЕ, первый , второй и третий входы которого подключены к соответствующим .входным шинам устройства, инвертор и элемент И-ИЛИ-НЕ, отличающийс я тем, что, с целью упрощения устройства и уменьшения мощности потребления , в него введен преобразователь на трех последовательно включенных МДП-транзисторах, выводы питания элемента И-НЕ подключены к первой фазовой шине, параллельно каждому ключевому МДП-транзистору элемента И-НЕ подключен дополнительньп МДПтранзистор в резистивном включении, выход элемента И-НЕ подключен к затвору первого МДП-транзистора преобразователя , включенного между второй фазовой шиной и общей шиной, зат-. вор второго МДП-транзистора преобразователя подключен к стоку этого же транзистора, а затвор третьего МДП-транзистора преобразователя - к первой фазовой шине, исток первого и сток второго МДП-транзисторов преобразователя подключены к входу инвертора , включенного между первой фа зовой шиной и общей шиной, выход которого является выходом Перенос устройства, исток второго МДП-транзистора преобразователя подключен к первому входу элемента И-ИЛИ-НЕ, выводы питания которого подключены к второй фазовой шине, затворы последовательно включенных ключевых МДП-транзисторов элемента И-ИЛИ-НЕ, образующих второй и третий входы 00 05 этого элемента подключены соответственно к выходу Перенос устрой00 ства и к выходу элемента И-НЕ, выход элемента И-ИЛИ-НЕ является выходом Сумма устройства.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ОПИСАНИЕ ИЗОБРЕТЕНИ 3

Н ABTOPCH0MV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3541897/18-21, 3541892/21 (22) 17.01.83 (46) 07.07.84. Бюл. У 25 (72) А.Е. Бобров, А.Н. Горкунов, Г.Д. Дроздова, В.А. Журкин, С.Л. Кушнаренко, З.Б. Шейдин и Ю.А. Шишкин (71) Ленинградский ордена Ленина институт инженеров железнодорожного транспорта им. акад. В.Н. Образцова (53) 621 374(088.8) (56) 1. Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств.

М., "Советское радио", 1975, с. 325, рис. 8.2.

2. Сумматор Р 4008/34008, MDS/ССЭ

ЭАТА ВООК, Fairehi5d Semiconductor, 1975, с. 4-50. (54)(57) СУММАТОГ на МДП-транзисторах, содержащий элемент И-НЕ, первый, второй и третий входы которого подключены к соответствующим .входным шинам устройства, инвертор и элемент И-ИЛИ-НЕ, о т л и ч а ю щ и йс я тем, что, с целью упрощения устройства и уменьшения мощности потребления, в него введен преобразователь на трех последовательно включенных MgII-транзисторах, выводы питания элемента И-HE подключены к первой

„.Я0„„1 101863 А

3(Я) С 06 Р 7/50; H 03 к 19/094 фазовой шине, параллельно каждому ключевому МДП-транзистору элемента И-НЕ подключен дополнительный МДПтранзистор в резистивном включении, выход элемента И-НЕ подключен к затвору первого МДП-транзистора преобразователя, включенного между второй фазовой шиной и общей шиной, зат-. вор второго МДП-транзистора преобразователя подключен к стоку этого же транзистора, а затвор третьего

1ЩП-транзистора преобразователя — к первой фазовой шине, исток первого и сток второго МДП-транзисторов преобразователя подключены к входу инвертора, включенного между первой фа- е зовой шиной и общей шиной, выход которого является выходом 1 Перенос" устройства, исток второго МДП-транзистора преобразователя подключен к первому входу элемента И-ИЛИ-НЕ, выводы питания которого подключены к второй фазовой шине, затворы последовательно включенных ключевых

МДП-транзисторов элемента И-ИЛИ-НЕ, образующих второй и третий входы этого элемента, подключены соответ- (,ф ственно к выходу "Перенос" устройства и к выходу элемента И-НЕ, выход элемента И-ИЛИ-НЕ является выходом

"Сумма" устройства.

1 1101

Изобретение относится к вычислительной технике и может быть использовано в устройствах цифровой о6работки информации для реализации функций суммы и переноса трех двузначных слагаемых.

Известен сумматор, содержащий три элемента И-ИЛИ-HE и три инвертора 113.

Недостатком данного устройства является его сложность.

Наиболее близким к изобретению по технической сущности является сумматор на МДП-транзисторах, содержащий элементы И-НЕ, И-ИЛИ-НЕ, ИСКЛЮЧАЮЩЕЕ ИЛИ инвертор четыре повтоУ 9

15 рителя, и два элемента ИЛИ-НЕ, входы первого элемента ИЛИ-НЕ и элемента

И-НЕ подключены соответствено к пер вой и второй входным шинам устройства, выход первого элемента ИЛИ-НЕ подключен к первому входу второго элемента ИЛИ-НЕ и к первому входу элемента И-ИЛИ-НЕ, выход которого через первый повторитель с инверсным входом подключен к выходу "Перез!

25 нос устройства, а второй, третий и четвертый входы — соответственно к первой, второй и третьей входным шинам, выход элемента И-НЕ через второй повторитель с инверсным входом подключен к второму входу вто30 рого элемента ИЛИ-НЕ, выход которого подключен к первому входу элемента ИСКЛ10ЧАЮЩЕЕ ИЛИ, второй вход которого подключен через инвертор и третий повторитель с инверсным входом х третьей входной шине, а выход через четвертый повторитель с ин. версным входом — к выходу "Сумма" устройства 2 ).

Недостатками известного устройст- 4О ва являются его сложность, а также большая потребляемая мощность.

Целью изобретения является упрощение устройства и уменьшение мощности потребления.

Эта цель достигается тем, что в сумматор на МДП-транзисторах, содержащий элемент И-НЕ, первый, второй и третий входы которого подключены к соответствующим входным шинам уст- Я1 ройства, инвертор и элемент И-ИЛИ-НЕ, введен преобразователь на трех последовательно включенных МДП-транзисторах, выводы питания элемента

И.-НЕ подключены к первой фазовой 55 шине, параллельно каждому ключевому

МДП-транзистору элемента. И-НЕ подключен дополнительный МДП-транзис863 2 тор в резистивном включении, выход . элемента И-НЕ подключен к затвору первого NgII-транзистора преобразователя, включенного между второй фа-. зовой шиной и общей шиной, затвор второго МДП-транзистора преобразователя подключен к стоку этого же транзистора, а затвор третьего МДП-транзистора преобразователя — к первой фазовой шине, исток первого и сток второго МДП-транзисторов преобразователя подключены к входу инвертора, включенного между первой фазовои шиной и общей шиной, выход которого является выходом "Перенос" устройства, исток второго МДП-транзистора преобразователя подключен к первому входу элемента И-ИЛИ-НЕ, выводы питания которого подключены к второй фазовой шине, затворы последовательно включенных ключевых МДП-транзисторов элемента И-ИЛИ-НЕ, образующих второй и третий входы этого элемента, подключены соответственно к выходу "Перенос устройства и к выходу элемента И-НЕ, выход элемента И-ИЛИ-HE является вьг<одом "Сумма" устройства.

На фиг. 1 представлена электрическая принципиальная схема устройства, выполненного на МДП-транзисторах на фиг. 2 — вариант выполнения детектора уровня, содержащий преобразователь, инвертор и элемент

И-ИЛИ-НЕ. устройство содержит первый, второй и третий входы элемента И-НЕ 1, подключенные соответственно к первой

2,к второй 3 и к третьей 4 входным шинам. Выводы питания элемента И-НЕ 1 подключены к первой фазовой шине 5.

Параллельно каждому ключевому 1ЩПтранзистору 6-8 элемента И-НЕ 1 подключен дополнительный МДП-транзистор в резистивном включении соответственно 9-11. Общая точка соединения истока нагрузочного МДП-транзистора

12 элемента И-НЕ и стоков ключевых

МДП-транзисторов 6 и 9 этого элемента образует узел 13 с паразитной емкостью С 1 . Общая точка соедине-. ния истоков МДП-транзисторов 6 и 9 и стоков МДП-транзисторов 7 и 10 образует узел 14 с паразитной емкостью С„+, общая точка соединения истоков МДП-транзисторов 7 и 10 и стоков МДП-транзисторов 8 и 11 образует узел 15 с паразитной емкостью Ст .

1101

Предлагаемый сумматор выполнен

50 на меньшем числе элементов по сравнению с известным.

Вследствие отсутствия цепей протекания сквозного тока уменьшается мощность потребления.

55 Таким образом, технико-экономический эффект заключается в упроще,нии предлагаемого устройства и уменьшении мощности потребления.

Выход элемента И-НЕ 1 (узел 13) . подключен к затвору первого из трех последовательно включенных МДП-транзисторов 16-18, образующих преобразователь 19, включенный между второй фазовой шиной 20 и общей шиной 21.

Общая точка соединения истока МДПтранзистора 16, стока и затвора МДПтранзистора 17 образует узел 22 с паразиткой емкостью С, который подключен к входу инвертора 23, включенного между первой фазовой шиной 5и

1 общей шиной 21. Выход инвертора 23 является выходом "Перенос" 24 устройства с паразитной емкостью С 4.

Общая точка соединения истока МДПтранзистора 17 и истока МДП-транзис.тора 18 образует узел 25 с паразитной емкостью С, который подключен к первому входу элемента И-ИЛИ-НЕ 26.

Первым входом элемента И-ИЛИ-НЕ 26 является затвор первого ключевого

МДП-транзистора 27. Общая точка сое динения стока этого транзистора и истока нагрузочного МДП-транзистора

28 элемента И-ИЛИ-НЕ 26 образует узел 29 с паразиткой емкостью С который подключен к выходу Сумма

30 устройства. Затворы последовательно включенных второго и третьего

30 ключевых МДП-транзисторов 31 и,32 элемента И-ИЛИ-НЕ 26 образуют второй и третий входы этого элемента и под-. ключены соответственно к выходу "Перенос" 24 устройства и к выходу элемента И-НЕ 1. Выводы питания элемента И-ИЛИ-НЕ 26 подключены к второй фазовой шине 20.

Устройство работает следующим образом.

При поступлении сигнала первой

40 фазы на шину 5 осуществляется разряд емкости С и заряд емкостей С1, С„4, С, и С 24 до напряжения А-Оп, где А — амплитуда фазового напряжения1 Од — пороговое напряжение МДП4.5 транзисторов с учетом. влияния подложки

По окончании сигнала первой фазы емкости С -С„ разряжаются до оп19 1Б ределенного значения напряжения.

При отсутствии единичных сигналов на входных шинах 2-4 емкости

С -С разряжаются через транэис13 1lj торы 9-11. При этом значения остаточного напряжения на емкостях отличаются на величину U и соответствуют логической тройке, двойке и единице.

863 4

В зависимости от g (число единиц иа входах) осуществляется соединение соответствующего числа узлов, что определяет уровень напряжения в узле 13. Если )ч = 0,1, 2, 3, то соответственно 0»= U,U,01, U, где 0,О2,0",0 соответственно напряжения уровня логической тройки, двойки, единицы и нуля.

Для дешифрации логических уровней достаточно, чтобы они отличались на значение порогового напряжения 0„(уровень напряжения логи.ческой единицы).

При поступлении сигнала второй фазы на шину 20 осуществляется заряд емкости С„ до напряжения А -U>, а также вычитайие напряжения логической единицы и двойки из напряжения U с помощью транзисторов 16 и 17. При этом емкость С заряжается до напряжения 0 = U — Ц„. По отношению к вектору М = А,1, 2 „3 > на емкости С реализуется вектор (2, 1, О, О>. Емкость С заряжадо напряжения (1 =(ур Ощ соответствует вектору 1, О, О, О ).

В соответствии со значениями напряжения О осуществляется разряд емкости С и формирование сигнала переноса (вектор (О, О, 3, 3)) . По окончании сигнала второй фазы осуществляется разряд емкости С> и формирование сигнала суммы.

Условия разряда:

01З =и (и=о>, u„,=è" (И=21, При этом на выходе 30 формируется уровень напряжения логического нуля.

Таким образом, в зависимости от числа единиц на входах N= О, 1, 2, 3 на выходах 24 и 30 реализуется соответственно вектор переноса 4 0,0,1,ЭЪ и суммы 40, 1,0, 1 >.

Филиал ППП "Патент г. Ужгород, ул. Проектная, 4