Устройство для умножения комплексных чисел

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ КОМПЛЕКСНЫХ ЧИСЕЛ содержащее регистр множимого, регистр множителя, регистр произведения и первый сумматор , отличающееся тем, что, с целью упрощения устройства, оно содержит преобразователь прямого кода а дополнительный, второй сумматор , группу дешифраторов, первую и вторую группы коммутаторов, первый и второй многовходовые сумматоры, причем первая группа выходов регистра множимого соединена с первыми группами входов первого и второго сумматоров и первыми группами информационных входов коммутаторов первой и второй групп, вторая группа выходов регистра множимого соединена с второй группой входов первого сумматора , вторыми группами информационных входов коммутаторов первой группы и группой входов преобразователя прямого кода в дополнительный, выходы которого Соединены с второй группой входов второго сумматора и вторыми группами информационных входов коммутаторов второй группы, выходы первого и второго сумматоров соединены i с третьими группами информационных входов коммутаторов первой и второй (Л групп, выходы которых соединены с входами первого и второго многовходовых сумматоров соответственно, выходы которых соединены с первой и второй группами входов регистра произведения соответственно, выходы регистра множителя соединены с входами дешифраторов группы, выходы которых о :о соединены с управляющими входами соответствующих коммутаторов первой и второй групп. о с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (И) 3(5D С 06 Р 7/49

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТ0 СИому свидетельСтвм (21) 3347230/18-24 (22) 22. 10. 81 (46) 15. 07.84. Бюл. В 26 (72) М.В Семотюк, Н,А. Назарук и В.П. Гамаюн (71) Ордена Ленина институт кибернетики АН УССР (53) 681.325(088.8) (56) 1. Папернов А.А. Логические основы ЦВТ, М., "Сов,радио", 1972, с. 194.

2. Рабинер Л., Гоулд Б. Теория и применение цифровой обработки сигналов. М., "Мир", 1978, с. 572, рис. 8.30 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ

КОМПЛЕКСНЫХ ЧИСЕЛ; содержащее регистр множимого, регистр множителя, регистр произведения и первый сумматор, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит преобразователь прямого кода в дополнительный, второй сумматор, группу дешифраторов, первую и вторую группы коммутаторов., первый и второй многовходовые сумматоры, причем первая группа выходов регистра множимого соединена с первыми группами входов первого и второго сумматоров и первыми группами информационных входов коммутаторов первой и второй групп, вторая группа выходов регистра множимого соединена с второй группой входов первого сумматора, вторыми группами информационных . входов коммутаторов первой группы и группой входов преобразователя прямого кода в дополнительный, выходы которого соединены с второй группой входов второго сумматора и вторыми группами информационных входов коммутаторов второй группы, выходы пер-. вого и второго сумматоров соединены с третьими группами информационных входов коммутаторов первой и второй групп, выходы которых соединены с входами первого и второго многовходовых сумматоров соответственно, выходы которых соединены с первой и второй группами входов регистра произведения соответственно, выходы регистра множителя соединены с входами дешифраторсв группы, выходы которых соединены с управляющими входами соответствующих коммутаторов первой и второй групп.

1 11032

Изобретение относится к вычислительной технике и может быть испольэовано для построения процессоров быстрого преобразования Фурье, цифровых фильтров, вычислительных машин с комплексной арифметикой, решения систем линейных алгебраических уравнений.

Известно устройство умножения, содержащее накапливающий сумматор, регистры множимого и множителя, группу элементов И (1) .

Недостатком этого устройства является низкое быстродействие;

Известно устройство для умножения комплексных чисел, содержащее регистр множимого, регистр множителя, регистр произведения, первый, второй, третий и— четвертый блоки умножения, сумматор и вычислитель, причем первая группа входов регистра множимого соединена с первыми группами входов первого и второго блока умножения, выходы которого соединены с первыми группами входов вычислителя и сумматора соответственно,2; выходы которых соединены с первой и второй группами входов регистра произведения соответственно, вторая группа выходов регистра множимого соединена с первыми группами входов третьего и четвертого блоков умножения, выходы которых соединены с вторыми группами входов вычитателя и сумматора соответственно, первая группа выходов регистра множителя соедине" на с вторыми группами входов первого

35 и четвертого блоков умножения, вторая группа выходов регистра множителя соединена с вторыми группами входов второго и третьего блоков умножения (2) .

Недостатком этого устройства является большой объем аппаратурных затрат, так как оно содержит четыре бло". ка умножения.

Цель изобретения — упрощение устройства.

Поставленная цель достигается тем, что устройство для умножения комплексных чисел, содержащее регистр 50 множимого, регистр множителя, регистр произведения и первый сумматор, содержит преобразователь прямого кода в дополнительный, второй сумматор, группу дешифраторов, первую и вторую 55 группу коммутаторов, первый и второй многовходовые сумматоры, причем первая грушта выходов регистра множимо22

ro соединена с первыми группами входов первого и второго сумматоров и первыми группами информационных входов коммутаторов первой и второй групп, вторая группа выходов регистра множимого соединена с второй группой входов первого сумматора, вторыми группами информационных входов коммутаторов первой группы н группой входов преобразователя прямого кода в дополнительный, выходы которого соединены С второй группой входов второго сумматора и вторыми группами информационнЫх входов коммутаторов второй группы, выходы первого и второго сумматоров соединены с третьими группами информационных входов коммутаторов первой и второй групп, выходы которых соединены с входами первого и второго многовходовых сумматоров соответственно, выходы которых соединены с первой и второй группами входов регистра произведения соответственно, выходы регистра множителя соединены с входами дешифраторов группы, выходы которых соединены с управляющими входами соответствующих коммутаторов первой и второй групп.

На чертеже приведена схема устройства.

Устройство содержит регистр множимого 1, первый и второй сумматоры 2, 3, первую и вторую группы коммутаторов 4, 5, первый и второй многовходовые сумматоры 6, 7, регистр произведения 8, преобразователь 9 прямого кода в дополнительный, регистр множителя 10, группу дешифраторов 11. В регистрах 1, 10, 8 хранятся действительные и мнимые части следующих величин, множимого А, множителя В и произведения С..

Устройство работает следующим образом.

На выходах сумматоров 2 и 3 формируются соответственно величины

ReA + ImA u ReA — ImA. На первую, вторую и.третью группы информационных входов первого и второго коммутатора .поступают соответственно величины

ReA, ImA, ReA + ImA, ReA, — ТшА, ReA — ImA.

В зависимости от значений i-го разряда действительной и мнимой частей множителя ReB; и ImB „ на выходах соответствующего.дешифратора группы дешифраторов 11 устанавливается код, который поступает на управляющие вхоСоставитель В. Горохов

Редактор О. Колесникова Техред M.Ãåðãåëü

Корректор И. Муска

Заказ 4981/37 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35., Раушская наб., д. 4/5

Филиал ЛПП "Патент", г. Ужгород, ул. Проектная, 4

3 11032 ды групп коммутаторов 4 и 5. Если

КеВ„ = 1, а ImB = О, то на выходе соответствующего коммутатора групп коммутаторов 4 и 5 устанавливаются значенив КеАу, если КеВ = О, а

1тВ = 1,то на выходе соответствующего коммутатора групп коммутаторов

4 и 5 устанавливаются значения 1шА и-ImA соответственно, если КеВ;

ImB< = 1,то на выходах соответствующих коммутаторов устанавливаются значения ReA + 1шА и КеА — ImA.

Сформулированные на выходах групп коммутаторов 4 и 5 величины складыва22 4 ются (с учетом веса-разрядов) многовходовыми сумматорами 6 и 7, на выходах которых формируются величины

ReA.ReB — ImA. ImB u ImA ReB + ReAX

g,ImB которые заносятся в регистр произведения 8.

Положительный эффект изобретения заключается в уменьшении аппаратурных затрат: вместо четырех блоков умножения, сложных по конструкции, устройство содержит преобразователь кода, две группы коммутаторов, два многовходовых сумматора и группу дешифраторов.