СЕМОТЮК МИРОСЛАВ ВАСИЛЬЕВИЧ
Изобретатель СЕМОТЮК МИРОСЛАВ ВАСИЛЬЕВИЧ является автором следующих патентов:
![Последовательное арифметическое устройство Последовательное арифметическое устройство](https://img.patentdb.ru/i/200x200/11f5349ac37da50b9ab2a6e1b9f45e14.jpg)
Последовательное арифметическое устройство
О П И С А Н И Е (!1)528565 ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 16.07.74 (21) 2044623/24 (51) 0»ерацпп сложен!!я В»см предполагает, ч ГО I.ОДЫ 0»СС13
528565![Арифметическое устройство Арифметическое устройство](https://img.patentdb.ru/i/200x200/28e008d5d052f4fe0a5f64c21b5dda55.jpg)
Арифметическое устройство
Фижм ММ ОП ИСАНИ Е,i öкыэ ИЗОБРЕТЕН ИЯ Co»03 Советских Социалистических Р»еспу блик (61) Дополнительное к авт. саид-ву (22) Заявлено 30.01.76 (2!) 2321217/24 (5l» М. Кл. C,06 7/38 с при оединением эаявки Ие (23) Приоритет (43) Опубликовано 05.04.77. бюллетень И 13 (д» уДК с8».32510>»8.8) (45) Дата опубликования описания 09.11.77 1 ееудерстееииый кеиетет Сееете Мииие»рве ССС...
553613![Комбинационный одноразрядный сумматор Комбинационный одноразрядный сумматор](https://img.patentdb.ru/i/200x200/7f81f8df90ce4a35c792aa39d5a084fc.jpg)
Комбинационный одноразрядный сумматор
ОПИСАНИЕ ИЗОБРЕТЕН И Я К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ < >645156 Сок>а Советских Социалистических Республик (61) Дополнительное к авт. овнд-ву— (22) Заявлено 19.08.74 (21) 2053302/18-24 с приоовд инением заяв>ки №вЂ” (23) Пр иоритет— (51) М Кл б 06 F 7/50 Государственный комитет СССР (43) Опубликовано 30.01.79. Бюллетень № 4 по делам изобретений и открытий (53) УДК 681.325.54 (...
645156![Вычислительный узел цифровой сеточ-ной модели для решения дифференциаль-ных уравнений b частных производных Вычислительный узел цифровой сеточ-ной модели для решения дифференциаль-ных уравнений b частных производных](https://img.patentdb.ru/i/200x200/d5087726a058a22938b73e867b435295.jpg)
Вычислительный узел цифровой сеточ-ной модели для решения дифференциаль-ных уравнений b частных производных
Союз Советски к Социалистически к Республик ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ < 840920 (61) Дополнительное к авт. саид-sy (22)Заявлено 24.01.79 (21) 2717710/18-24 (51)М. Кл. G 06 F 15/328 с присоединением заявки Ж вбсударртввнный комнтет (23) Приоритет (53) УДК681.325..5 (088.8) Опубликовано 23 ° 06 ° 81 Бюллетень Ж 23 но делам нзобретеннй н открытий Дата оп...
840920![Устройство для нормализации чисел Устройство для нормализации чисел](https://img.patentdb.ru/i/200x200/004a8517a7a7a4cd522fa7c2820b492a.jpg)
Устройство для нормализации чисел
Союз Сааатскнх Сецмаанстмасиих Расаубаюс i I862139 (61) Дополнительное и авт. сей-Еу(22) Заявлено 0481.80 (2!) 2864 21/18-24 {Щ . Кл.З 6 Об F 7/38 с присоединением заявки ИУГееударстаеввый кеммтет СССР ве делам юебретеввя в еткРытвй (23) Приоритвт— {53) УДК 681 . 3 .(088.8) Опубликовано 070881. Бюллетень NO ЗЗ Дата опубликования описания 073931 (72) Авторы изобретения НИЩАЯ...
862139![Устройство для умножения комплексных чисел Устройство для умножения комплексных чисел](https://img.patentdb.ru/i/200x200/4d5d1748728b89ebf12871fdc8e32a60.jpg)
Устройство для умножения комплексных чисел
УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ КОМПЛЕКСНЫХ ЧИСЕЛ содержащее регистр множимого, регистр множителя, регистр произведения и первый сумматор , отличающееся тем, что, с целью упрощения устройства, оно содержит преобразователь прямого кода а дополнительный, второй сумматор , группу дешифраторов, первую и вторую группы коммутаторов, первый и второй многовходовые сумматоры, причем первая групп...
1103222![Устройство для деления двоичных чисел Устройство для деления двоичных чисел](https://img.patentdb.ru/i/200x200/73f1a9a4800ed8719b4c789e357a7351.jpg)
Устройство для деления двоичных чисел
СОЮЗ СОВЕТСНИХ СОЦИАЛИСТИЧЕСНИХ РЕСПУБЛИН (19) (11) Ф е (50 4 С 06 Е 7/52 ОПИСАНИЕ ИЗОБРЕТЕНИЯ Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3773173/24-24 (22) 20.07.84 (46) 07.01.86. Бюл. 1(- 1 (71) Ордена Ленина институт кибернетики им. В.M.Ãëóøêoâà (72) М.В.Семотюк, В.Д.Троц и H.H.Pûжов (53) 681.325(088.8) (56) Карцев М.А....
1203514![Устройство для извлечения квадратного корня Устройство для извлечения квадратного корня](https://img.patentdb.ru/i/200x200/d52a5c0587bbf53fdf6400829720edb9.jpg)
Устройство для извлечения квадратного корня
Изобретение предназначено для вычисления квадратных корней из двоичных чисел и может быть ислользовано для построения цифровых вычислительных машин. Целью изобретения является сокращение оборудования. Устройство содержит регистр, подкоренного выражения , регистр частных сумм, комбинационный сумматор, коммутатор, элемент ИЛИ, счетчик циклов, дешифратор, генератор тактовых импульсо...
1246091![Устройство для умножения двоичных чисел Устройство для умножения двоичных чисел](https://img.patentdb.ru/i/200x200/7d13ca6b3cc9f2f51b48a3f9f74eeabf.jpg)
Устройство для умножения двоичных чисел
Изобретение предназначено для умножения двоичных чисел разрядностью п и может быть использовано для построения цифровых вычислительных машин . С целью сокращения оборудования при сохранении разрядности операндов устройство содержит регистр мнржимого, регистр множителя, регистр частных произведений, группу логических элементов И, регистр вспомогательный, комбинационный сумматор ,...
1260948![Операционное устройство Операционное устройство](https://img.patentdb.ru/i/200x200/c0a79de7789914ee6ad93b68e06b4659.jpg)
Операционное устройство
Изобретение относится к вычислительной технике, в частности к /J арифметическим устройствам, и может быть использовано при построении верттикал ньк процессоров ортогональных вычислительных машин и при построении универсальных процессоров. Целью изобретения является повьшение быстродействия . Поставленная цель достигается при выполнении операции определения количества единиц двоич...
1425655![Многоканальное устройство приоритета Многоканальное устройство приоритета](https://img.patentdb.ru/i/200x200/2f714ca717c4851f2815550921bb46ae.jpg)
Многоканальное устройство приоритета
Изобретение относится к вычислительной технике, в частности к устройствам приоритета, и может быть использовано в системах обмена данными . Целью изобретения является сокращение объема оборудования. Устройство содержит в каждом канале регистр 5, группу элементов ИЛИ 3, группу элементов И 4- и в него введены один элемент НЕ 1 и группа эле-- ментов И-НЕ 2. Отличительным ,в работе у...
1432519![Устройство для умножения с накоплением Устройство для умножения с накоплением](https://img.patentdb.ru/i/200x200/4837150571196c5cfd9447e18ead7364.jpg)
Устройство для умножения с накоплением
Изобретение относится к области вычислительной техники, в частности к устройствам умножения, и может быть использовано в арифметических устройствах ЭВМ. Целью изобретения является увеличение быстродействия. Поставленная цель достигается тем, что в устройство для умножения с накоплениг ем, содержащее сдвиговый регистр 4 множимого, сдвиговый регистр 7 множителя , сумматор 3, блок 8...
1451683![Устройство для умножения с накоплением комплексных чисел Устройство для умножения с накоплением комплексных чисел](https://img.patentdb.ru/i/200x200/5496c7f50b0f2de5ce074b1f09b58155.jpg)
Устройство для умножения с накоплением комплексных чисел
Изобретение относится к вычислительной технике ,в частности, к устройствам умножения и может быть использовано в арифметических устройствах ЭВМ. Целью изобретения является повышение быстродействия. Новым в устройстве, содержащем регистры реальной и мнимой частей множимого, множителя и результата, два двухвходовых сумматора и блок управления, является введение блоков памяти реально...
1478211![Устройство для вычисления обратной величины нормализованной двоичной дроби Устройство для вычисления обратной величины нормализованной двоичной дроби](https://img.patentdb.ru/i/200x200/ed88842512e2c809763ac9b6e53f64e9.jpg)
Устройство для вычисления обратной величины нормализованной двоичной дроби
Изобретение относится к вычислительной технике и может быть использовано в быстродействующих устройствах. Целью изобретения является повышение быстродействия. Устройство содержит регистр 1 аргумента, вычитатель 3, матричный умножитель 5, блок 2 памяти, мультиплексор 4. Вычисление обратной величины происходит путем получения разности между старшей и младшей частями аргумента и двук...
1566344