Арифметическое устройство по модулю

Арифметическое устройство по модулю

Иллюстрации

Показать все

Реферат

 

1.АРИСМЕТИЧЕСКОЕ УСТРОЙСТВО . ГЮ МОДУЛЮ, содержащее первый модульный сумматор, модульный вычитатель, первый и второй квадраторы, причем входы первого и второго квадраторов подключены соответственно к выходам первого модульного сумматора и модульного вычитателя, входы которых соответственно объединены и являются: входами соответственно первого и второго операндов устройства, о т л ичающееся тем, что, с целью расширения функциональных возможностей путем выполнения устройством операций сложения и дополнения, оно содержит первьй, второй и третий коммутаторы , элемент ИЛИ, второй и третий модульные сумматоры, причем первые выходы первого и второго квадраторов подключены соответственно к первому и второму входам второго модульного сумматора, выход которого является выходом старшего «у-ичного разряда результата ( Ч, - модуль) арифметического устройства, вход переноса второго модульного сумматора подключен к выходу переноса третьего модульного сумматора и является выходом переноса арифметического устройства, первые информационные входы первого и второго коммутаторов подключены соответственно к входам первого и второго операндов арифметического устройства , вторые информационные входы первого и второго KOMNryTaTopoB подключены соответственно к вторым выходам первого и второго квадраторов, выходы первого и второго коммутаторов подключены соответственно к первому и второму входам третьего модульного/ сумматорй, выход которого подключен СП к первому информационному входу трес тьего коммутатора, второй информационный вход которого подключен к выходу модульного вычитателя, а выход является выходом младшего « -ичного разряда результата арифметического устройства, первый и второй ю управляющие входы первого и второго о 00 коммутаторов соответственно объединены , подключены к входам элемента ШШ Iv9 СП и являются входами операций Умножение и Сложение ари(|н етического устройства, выход элемента ИЛИ подключен к первому управляющему входу третьего коммутатора, второй управляющий вход которого является входом операций Дополнение арифметического устройства. 2. Устройство по п. 1, о т л ичающееся тем, что второй модульный сумматор содержит первую и вторую группы из гт сумматоров по основаниям системы остаточных

СОЮЗ СОВЕТСНИХ

И

РЕСПУБЛИН (19) 01) 06 F 7/72

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛА) ИЗОБРЕТЕНИЙ И OTHPbrrHA (21 ) 361 4145/1 8-24 (22) 07.07.83 (46) 23.10.84. Бюл. ))t 39 (72) В.Г.Евстигнеев и О.В.Евстигнеева (71) Московский институт инженеров гражданской авиации (53) 681.33(088.8) (56) 1. Авторское свидетельство СССР

11 881745, кл. С 06 F 7/72, 1980.

2. ТИИЭР, т. 68, ))- 4, апрель

1980, с. 114, рис. 3 (прототип).

3. Акушский И.Я., Юдицкий Д.И.

"Машинная арифметика" в остаточных классах. М., "Советское радио", 1968, с. 295-327. (54) (57) 1 АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО °

П0 МОДУЛЮ, содержащее первый модульный сумматор, модульный вычитатель, первый и второй квадраторы, причем входы первого и второго квадраторов подключены соответственно к выходам первого модульного сумматора и модульного вычитателя, входы которых соответственно объединены и являются входами соответственно первого и второго операндов устройства, о т л ич а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем выполнения устройством операций сложения и дополнения, оно содержит первый, второй и третий коммутаторы, элемент ИЛИ, второй и третий модульные сумматоры, причем первые выходы первого и второго квадраторов подключены соответственно к первому и второму входам второго модульного. сумматора, выход которого является выходом старшего с -ичного разряда результата (q, — — модуль) ариФметического устройства, вход переноса второго модульного сумматора подключен к выходу переноса третьего модульного сумматора и является вьжодом переноса арифметического устройства, первые информационные входы первого и второго коммутаторов подключены соответственно к входам первого и второго операндов арифметического устройства, вторые информационные входы первого и второго коммутаторов подключены соответственно к вторым выходам первого и второго квадраторов, выходы первого и второго коммутаторов подключены соответственно к первому с и второму входам третьего модульного Е сумматора, выход которого подключен к первому информационному входу третьего коммутатора, второй информационный вход которого подключен к выходу модульного вычитателя, а выход является выходом младшего q, -ичного разряда результата арифметического устройства, первый и второй управляющие входы первого и второго коммутаторов соответственно объединены, подключены к входам элемента HJlH и являются входами операций "Умножео 11 tt ние и Сложение арифметического устройства, выход элемента ИЛИ подключен к первому управляющему входу третьего коммутатора, второй управляющий вход которого является входом операций "Дополнение" арифметического устройства.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что второй модульный сумматор содержит первую и вторую группы из т сумматоров по основаниям системы остаточных классов, группу из и коммутаторов и элемент НЕ, причем соответствующие входы j -x (J = 1,2,...., ь ) сумматорс в первой и второй групп попарно объединены и являются соответственно первым и вторым входами второго модульного сумматора, выходы

j-х сумматоров первой и второй групп подключены соответственно к первым и вторым информационным входам j — х коммутаторов В группы, выходы которьг< являются выходом второго модульного . сумматора, первые и вторые управляющие входы коммутаторов группы соответственно объединены и подключены соответственно к выходу элемента НЕ и входу переноса второго модульного

| сумматора, к которому подключен вход элемента НЕ.

3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что третий модульный сумматор содержит группу из и сумматоров по основаниям системы остаточных классов, дополнительный сумматор по первому основа.нию системы остаточных классов, коммутатор, блок хранейия констант нулевизации, сумматор нулевизации, два элемента ИЛИ, причем первые и вторые входы сумматоров группы яв— ляются соответственно первым и вторым входами третьего модульного сумматора, первый и второй входы дополнительного сумматора по первому основанию системы остаточных классов подключены к соответствующим входам первого сумматора группы, выход дополнительного сумматора подключен к первому информационному входу коммутатора, второй информационный вход которого объединен с первым входом сумматора нулевизации и подключен к выходу первого сумматора группы,выходы коммутатора и В-х (В =

= 2, .... h ) сумматоров группы являются .выходом третьего модульного сумматора, входы блока хранения констант нулевизации подключены соответственно к вьп:одам 9 -х сумматоров группы, выход блока хранения констант нулевизации подключен к второму входу сумматора нулевизации, группа %-х ()с = О, р,-1„ р,-2, р., +1) выходов которого подключена к соответствующим входам первого элемента ИЛИ, группа v-х (= 1,2...,. р„ /2) выходов сумматора нулевиэации подключена к соответствующим входам второго элемента. ИЛИ, выходы первого и второго элементов ИЛИ соединены соответственно с первым и вторым входами коммутатора, выход второго элемента ИЛИ является выходом переноса третьего модульного сумматора.

Изобретение относится к вычисли— тельной технике и может быть использовано при построении вычислительных машин высокого быстродействия.

Известно арифметическое устройство в системе остаточных классов, содержащее регистры первого и второго операндов, регистры контрольных кодов первого и второго операндов, блок модульньгх сумматоров, три сумматора, три блока постоянной памяти, блок умножения, три группы элементов И, блок управления и соответствующие связи f3 ).

l5

Недостатки данного устройства— большой объем оборудования и невысокае быстродействие, связанное со сложностью алгоритма контроля.

Наиболее близким к изобретению является арифметическое устройство по модулю, содержащее модульный сумматор, первый и второй модульные вычитатели, первый и второй квадрато.ры, блок деления на константу, выход которого является выходом устройства, а вход подключен к выходу второго модульного вычитателя, входы которого подключены к выходам соответственно первого и второго квадраторов, входы которых подключены соответственно к выходам модульного сумматора и первого модульного вычитателя, входы которых соответственно объединены и являются входами операндов устройства 2 °

Недостаток известного арифметического устройства — ограниченные функциональные возможности.

1120325

Целью изобретения является расширение функциональных возможностей путем выполнения устройством дополнительно операций сложения и дополнения.

Поставленная цель достигается тем, что арифметическое устройство по мо,дулю, содержащее первый. модульный сумматор, модульный вычитатель, первый и второй квадраторы, причем входы 1О первого и второго квадраторов подключены соответственно к выходам первого модульного сумматора и модульного вычитателя, входы которых соответственно объединены и являются входами соответственно первого и второго операндов устройства, со!

5 держит первый, второй и третий коммувходам третьего модульного сумматора, выход которого подключен к первому информационному входу третьего коммутатора, второй информационный вход

45 которого подключен к выходу модульноro вычитателя, а выход является выходом младшего ч, -ичного разряда результата арифметического устройства, первый и второй управляющие входы

50 первого и второго коммутаторов соотвественно объединены, подключены к соответственно к первому и второму входам элемента ИЛИ и являются входами операций "Умножение" и "Сложение" арифметического устройства, выход элемента ИЛИ подключен к первому управляющему входу третьего комму55 таторы, элемент ИЛИ, второй и третий модульные сумматоры, причем первые выходы первого и второго квадраторов подключены соответственно к первому и второму входам второго модульного сумматора, выход которого является выходом старшего -ичного разряда результата ($ модуль) арифметического устройства, вход переноса второго модульного сумматора подключен к выходу переноса третьего модульного сумматора и является выходом переноса арифмети-З0 ческого устройства, первые информационные входы первого и второго коммутаторов подключены соответственно к входам первого и второго операндов арифметического устройства, вторые 35 информационные входы первого и второго коммутаторов подключены соответственно к вторьи выходам первого и второго квадраторов, выходы первого и второго коммутаторов подключены 40 соответственно к первому и второму татора, второй управляющий вход которого является входом операции Дополнение " арифметического устройства.

При этом второй модульный сумматор содержит две группы по л сумматоров по основаниям системы остаточных классов, группу из и коммутаторов и элемент НЕ, причем соответствующие входы j — х (= 1,2,..., и ) сумматоров первой и второй групп попарно об.ьединены и являются соответственно первыми и вторыми входами второго модульного сумматора, выходы j -х сумматоров первой и второй групп подключены соответственно к первым и вторым информационным входам 1-х коммутаторов В группы, выходы которых являются выходом второго модульного сумматора, первые и вторые управляющие входы коммутаторов группы соответственно объединены и подключены соответственно к выходу элемента HE и входу переноса второго модульного сумматора, к которому подключен вход элемента НЕ.

Кроме того, третий модульный сумматор содержит группу из ь сумматоров, по основаниям системы остаточных классов, дополнительный сумматор по первому основанию системы остаточных классов, коммутатор, блок хранения констант нулевизации, сумматор нулевизации, два элемента ИЛИ, причем первые и вторые входы сумматоров группы являются соответственно первым и вторым входами третьего модульного сумматора, первый и второй входы дополнительного сумматора по первому основанию системы остаточных классов подключены к соответствующим входам первого сумматора группы, выход дополнительного сумматора подключен к первому информационному входу коммутатора, второй информационный вход которого объединен с первым входом сумматора нулевизации и подключен к, выходу первого сумматора группы, вьг ходы коммутатора и В-x (В = 2,..., n) сумматоров группы являются выходом третьего модульного сумматора, входы блока хранения констант нулевизации подключены соответственно к выходам В-х сумматоров группы, выход блока хранения констант нулевизации подключен к второму входу сумматора нулевизации, группа 1 -х (g = 0, р,-1, p„ -2;..., р„ /2+1) выходов которого подключена к соответ3 112032 ствующим входам первого элемента ИЛИ, группа -х ()- = 1,2,..., p /2) выходов сумматора нулевизации подключена к соответствующими входам второго элемента ИЛИ, выходы первого и 5 второго элементов ИЛИ соединены соответственно с первым и вторым входами коммутатора, выход второго элемента ИЛИ является выходом переноса третьего модульного сумматора,, На фиг. 1 представлена структурная схема арифметического устройства по модулю, на фиг. 2 и 3 — функциональные схемы второго и третьего модульных сумматоров соответственно. 15 устройство содержит первый модульный сумматор 1, модульный вычитатель 2, первый 3 и второй 4 квадраторы, первый 5 и второй 6 коммутаторы, второй 7 и третий 8 модульные сумма- 20 торы, третий коммутатор 9 и элемент ИЛИ 10.

Второй модульный сумматор 7 содер1жит первую 11 и вторую 12 группы сумматоров, группы коммутаторов 13 и элемент НЕ 14, а третий модульный сумматор 8 — группу сумматоров 15, дополнительный сумматор 16, коммутатор 17, блок 18 хранения констант нулевизации, сумматор 19 нулевизации и эЛементы ИЛИ 20 и 21.

В основу работы арифметического устройства по модулю положено представление каждого операнда в коде системы остаточных классов СОК по 35 совокупности из 11 оснований Р; таких что Ь г =р=)1 V,.

j-1

А=(„,Û,2,, „); В=(Р„,Рг, -,OÄ), гд ;, p. — наименьшие ке отрицательные вычеты чисел А и В rro основаниям P; .

При сложении операндов А и В, ле45 жащих в диапазоне q, результат $ может достигать величины 2q„

Факт переполнения при Р = 2 обна1 руживается с помощью нулевизации, в процессе которой и результата суммирования вычитаются такие константы,." чтобы в результате получился либо О, либо с . Если результат нулевизации О, то 5 = С, П = О. Если результат нулевизации 1, тогда S = С- с),, П = 1. Вычитание 4 эквивалентно изменению значения вычета по основанию Р 2 на противоположное (С сумма, П вЂ” перенос), 5 б

При Р„= 2 нулевизацию проводят

/ по основаниям р,..., р, а факт

2 Р переполнения определяют по вычету основания Р, Это приводит к значительному повышению быстродействия.

Для повышения скорости нулевизацию проводят за один шаг сразу по всем основаниям„ кроме первого. При этом блок хранения констант кулеви",ации имеет р р . р слон.

Операция вычитания в данном устройстве выполняется как сложение прямого кода первого операнда и дополнительного кода второго операнда, подаваемых на входы первого и второго операндов устройства.

Модульные сумматоры 1, 11 и 15 формируют сумму поступающих на них операндов по основаниям СОК, а модульный вычитатель 2 и сумматор 19 кулевизации — разность поступающих на них операндов по основаниям СОК.

Модульные сумматоры 12 и 16 формируют величины сумм, уменьшенных на с по со твет"твующему основанию.

Сумматор 19 кулевизации работает по основанию р,, результат, представленный в коде 1 из р, поступает с

1 ъ его выхода на элементы ИЛИ 20 и 21 для формирования переноса. Блок 18 хранения констант нулевизации пред|ставляет постоянную память, содержащую минимальные числа нулевизации.

Все модульные сумматоры и вычитателн могут быть выполнены комбинационными (3).

Операция умножения в предлагаемом устройстве выполняется по формуле

Достоинством данной формулы является то, что она не требует квадратичного диапазона для представления произведения.

Введем обозначения: С = А + В, d-- А -В.

В результате возведения в квадрат и делекия на 4 имеем

1 о t <= q, +C q ф(,1., 1„ о оЧ

4 =(С,+<„)q," (с,.,1 ) где „и с7„ — старшие с(,-ичные разряды квадратов, С и Й вЂ” младшие с1,-ичные разряды о о квадратов.

Арифметическое устройство по модулю работает следующим образом.

1120325

По одному из управляющих входов на коммутаторы 5,6 или 9 подается сигнал, соответствующий выполняемой устройством операции: "Умножение", "Сложение" или "Дополнение". Затем 5 исходные числа А и В в виде двоичных кодов вычетов по.основаниям СОК поступают на входы первого модульного сумматора 1 и модульного вычитателя 2, которые формируют их сумму и разность 10 соответственно.

При выполнении операции "Дополнение" (-) результат. вычитания с модульного вычитателя 2 поступает на второй информационный вход третьего tS коммутатора 9, который открыт по второму управляющему входу, а с выхода свыкается код дополнения 8 . При этом выход второго модульного сумматора 7 и выход переноса третьего мо- 20 дульного сумматора 8 не опрашиваются.

При выполнении операции ."Сложение" (+) по вторым управляющим входам открыты второй 5 и третий 6 коммутаторы и по первому управляющему входу через элемент ИЛИ 10 открыт третий коммутатор 9. Операнды через первые информационные входы первого 5 и второго 6 коммутаторов поступают на вход третьего модульного суммато- 30 ра 8, с выхода которого результат поступает на первый информационный вход третьего коммутатора 9, с выхода которого снимается результат сложения.

С выхода переноса третьего модульногоЗ5 сумматора 8 снимается сигнал переноса. Выход второго модульного сумматора 7 не опрашивается.

При выполнении операции "Умножение (х) по первьм управляющим вхо-. 40 дам открыты первый 5 и второй 6 ком мутаторы и через элементы ИЛИ 10 по первому управляющему входу открыт третий коммутатор 9. Операнды, поступившие на входы первого модульного сум- 45 матора 1 и модульного вычитателя 2 в виде С = А + В и d = А - В, поступают на входы соответственно первого 3 и второго 4 квадраторов, на выходе которых результаты появляются в виде величин С„, С„, д и 00. Величины С„и и о о

3 поступают на второй модульный сум1 матор 7, величины Сд u d через перо вый 5 и второй 6 коммутаторы — на входы третьего модульного сумматора 8, формирующего младший с, -ичный разряд произведения с весом с, который, пройдя третий коммутатор 9, появляется на выходе последнего. Одновременно третий сумматор 8 формирует сигнал переноса, который поступает на выход переноса устройства и на выход переноса второго модульного сумматора 7. Если П = О, то на выход через коммутаторы 13 поступает результат суммирования С„ и d с сум1 маторов 11. Если П = 1, то на выход через коммутаторы 13 поступает результат С+ d1 + 1 с выходов сумматоров 12. Результат на выходе второго модульного сумматора 7 представляет .собой старший с,-ичный разряд произведения. При выполнении операции

"Умножение выход переноса третьего модульного сумматора 8 не опрашивается.

Предложенное арифметическое устройство по модулю может быть использовано и просто как арифметическое устройство в системе остаточных клас сов, если при выполнении всех трех операций опрашивать только выход третьего коммутатора 9.

Таким образом, предложенное арифметическое устройство по модулю по сравнению с известным, выполняющим только одну модульную операцию умножения, выполняет сложение и вычитание в системе остаточных классов, сложение и умножение с,-ичных цифр, вычисляет дополнительный код второго операнда, т.е, выполняет вместо одной шесть различных операций.

l l 20325

1120325 даик

©ut. 2

1)203 5

Составитель A.Êëþåâ

Редактор И.Николайчук Техред М.Надь Корректор М.Демчик

Заказ 7743/36 Тираж б98 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

I 13035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4