Преобразователь кода грея в двоичный код

Преобразователь кода грея в двоичный код

Иллюстрации

Показать все

Реферат

 

ПРЕОБРАЗОВАТЕЛЬ КОДА ГРЕЯ В ДВОИЧНЫЙ КОД, содержащий первую группу из п/2 элементов неравнозначности , где п - разрядность входного кода, первые входы которых соединены с входами нечетных р азрядов лреобразователя, второй вход перво о элемента неравнозначности первой ,группы соединен с входом старшего разряда преобразователя, отличающийся тем, что, с целью повьшення быстродействия, в него введены вторая и третья группы из п/2 элементов неравнозначности, выходы которых являются выходами преобразователя , первые входы элементов неравнозначности второй 1 руппы соединены с входами четных разрядов преобразователя и вторыми входами соответствующих элементов неравнозначности первой груцпы, выходы которых соединены с первыми входами соответствующих элементов неравнозначности третьей группы, выход 1-го ( п/2) элемента неравнозначности .третьей группы соединен с вторыми входами (i 1)-х элемен (Л тов неравнозначности второй и третьей групп, вторые входы первых элементов неравнозначности второй и третьей групп соединены с входом § ;логического О преобразователя.

СОЮЗ СОВЕТСНИХ

00QW

РЕСПУЬЛИН аа (11) А

4(51) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВ,Ф

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНГЪПИЙ (2 1) 3648131/24-24 (22) 29.09.83 (46) 23.01.85. Бюл. У 3

" (72) В.А.Герцев, Э.Г.Лазаревич и В.А.Мищенко (53) 681.325(088.8) (56) 1 ° Авторское свидетельство СССР

У 658555, кл. G 06 F 5/02, 1979.

2. Филиппов А.Г., Белкин О.С.

Проектирование логических узлов ЭВИ.

М., "Советское радио", 1974, с.81-83, рис. 2.26. (54)(57) ПРЕОБРАЗОВАТЕЛЬ КОДА ГРЕЯ

В ДВОИЧННЙ КОЛ, содержащий первую группу из n/2 элементов неравнозначности, где n - разрядность входного кода, первые входы которых соединены с йходами нечетных разрядов лреобразователя, второй вход первоо элемента неравнозначности первой ,группк соединен с входом старшего

1разряда преобразователя, о т л ич а ю шийся тем, что, с целью повышения быстродействия, в него введены -вторая и третья группы из

n/2 элементов неравнозначности, выходы которых являются выходами преобразователя, первые входы элементов неравнозначности второй руппы соединены с входами четных разрядов преобразователя и вторыми входами соответствующих элементов неравно значности первой группы, выходы которых соединены с первыми входами соответствующих элементов неравнозначности третьей группы, выход х-ro (i = 1 — и/2) элемента неравнозначности,третьей группы соединен с вторыми входами (i + 1)-х элементов неравнозначности второй и третьей групп, вторые входы первых элементов неравнозначности второй и третьей групп соединены с входом

;логического "0" преобразователя.

11361

Изобретение относится к вычислительной технике и может быть использовано в устройствах ввода и преобразования вычислительных, управляющих и измерительных систем.

Известен преобразователь кода

Грея в двоичный код, содержащий регистр, цепь сдвига и группу элементов ИЛИ С13.

Недостаток данного устройства 10 состоит в относительно большом объеме аппаратуры, так как каждый разряд содержит ш = (1ор, i ), где i — номер разряда, 1 1 — ближайшее большее целое, цепей сдвига. 15

Наиболее близким по технической сущности к предлагаемому является преобразователь, содержащий группу элементов неравнозначности, первые входы которых соединены с входами преобразователя (?).

44 2

IIa чертеже приведена функциональная схема преобразователя.

Преобразователь содержит элементы 1-3 неравнозначности соответственно первой, второй и третьей групп.

Выходы элементов неравнозначности третьей и второй групп являются д- и (i + 1)-м выходами 4 и 5 преобразователя, первые и вторые входы элементов 1 неравнозначности первой группы соединены соответственно с (i+1)и i-м входами 6 и 7 преобразователя.

Преобразователь работает следующим образом.

Рассмотрим работу на примере вось. миразрядного устройства для преобразования кода Грея в двоичный код.

На вторые входы элементов 2 и 3 неравнозначности Я- и 7-ro разрядов (старших разрядов) второи и третьей групп подается код 0".

Недостатком известного преобразователя является относительно низкое быстродействие, вызванное последова- 2 тельным соединением разрядов.

Пель изобретения — повышение быстродействия преобразователя.

Поставленная цель достигается

30 тем, что в преобразователь кода Грея в двоичный код, содержащий первую группу из n/2 элементов неравнозначности, где и — разрядность входного кода, первые входы которых соединены с входами нечетных разрядов преобразователя, второй вход первого элемента неравнозначности первой группы соединен с входом старшего разряда преобразователя, введены вторая и третья группы из n/2 элементов не.равнозначности, выходы которых являются выходами преобразователя, первые входы элементов неравноэначности второй группы соединены с входами четных разрядов преобразователя и вторыми входами соответствующих элементов неравнозначности первой группы, выходы которых соединены с первыми входами соответствующих элементов неравнозначности третьей груп-5О пы, выход i-ro (i = 1 — п/2) элемента неравноэначности третьей группы соединен с вторыми входами (i + 1)-х элементов неравнозначности второй и третьей групп, вторые входы первых 5 элементов неравноэначности второй и третьей групп соединены с входом логического "0" преобразователя.

В результате на восьмом 5 и седьмом 4 выходах устройства получается

С выхода У 4 подается сигнал на вторые входи элементов 2 и 3 неравно— значности шестого и пятого разрядов.

Получаем

У7 ?+X6 Х8 ЖХ7 ЯХ6, У +Х Д+ Х вЂ” Х Д+Х r+g Xn+X

v+.+>Х вЂ” XcgX+)XSX

Аналогично получаем

У = Хз +, Х +)Х (+) Х Q+Х, Уз = Х8 + Х 1+) Х 3 Х Д+ Х D+ Хз, v = X> +1 Х +) Х,+) Х Q+) Х Q+ Х Q+

Q+

У„= Х8 D+ Х +) Х (+) Х + Х Д+ Хз +, QX, Q+ +X .

В случае, когда устройство состоит из нечетного числа разрядов, в старших двух разрядах на вторые входы всех трех элементов неравнозначности необходимо подать код "0".

Таким образом, за один такт реализуется алгоритм ускоренного преобразования кода Грея в двоичный код.

Длительность такта равна (n/2 + 1), где n — разрядность устройства, время задержки сигнала элементом неравноэначности.

Таким образом, предлагаемый преобразователь обеспечивает двукратное увеличение быстродействия, обладает

36144

Составитель M.hðøàâñêèé

Редактор В.Петраш ТехредЛ.Мартяшова Корректор М.Максимишинец

Заказ 10286/36 Тираж 710 Подписное

8HHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 з 11 регулярной структурой, что позволяет облегчить его реализацию в интегральной технологии. При необходимости экономии оборудования элементы неравнозначности групп старшего разряда, введенные в целях получения полностью регулярной структуры, могут быть удалены.