ЛАЗАРЕВИЧ ЭДУАРД ГЕОРГИЕВИЧ
Изобретатель ЛАЗАРЕВИЧ ЭДУАРД ГЕОРГИЕВИЧ является автором следующих патентов:
![Устройство для моделирования систем массового обслуживания Устройство для моделирования систем массового обслуживания](https://img.patentdb.ru/i/200x200/3fba2c3e2915337fabc2b5920730c2f7.jpg)
Устройство для моделирования систем массового обслуживания
,УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ СИСТЕМ МАССОВОГО pBCЛУЖИBAHИЯ содержащее группу генераторов вход-. ных потоков заявок, выходаи которых соединены с суммир прищми входами соответствующих реверсивных счетчиков первой группы, выхо(ды которых через элемент ИЛИ и блок соединены с входом модели обслуживанлцего прибора , о т л и ч а ю ад е е с я тем, что, с целью растйирения Функциональных...
1020831![Устройство для вычитания из двоичного числа постоянного кода Устройство для вычитания из двоичного числа постоянного кода](https://img.patentdb.ru/i/200x200/bcdf32a152bb5562b029902781260b1d.jpg)
Устройство для вычитания из двоичного числа постоянного кода
УСТРОЙСТВО ДЛЯ ВЬНИТАНИЯ ИЗ ДВОИЧНОГО ЧИСЛА ПОСТОЯННОГО КОДА, содержащее rri элементов равнозначности и tn элементов Ш1И, причем i-й информационный вход устройства (i 1 , . . . ,гг) соединен с первьм входом (i+1)-ro элемента Ш1И и первым входом i-ro элемента равнозначности, выход которого является i-м выходом устройстна, второй вход i-го элемента раннозначности и второй вход (i+1...
1101815![Запоминающее устройство Запоминающее устройство](https://img.patentdb.ru/i/200x200/4c6d5552c151678e1e27099f758b3826.jpg)
Запоминающее устройство
1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, выходы которого соединены с входами усилителей считывания, выходы которых подключены к входам регистров числа, формирователи токов считьюания, выходы которых соединены с одними из входов накопителя , другие входы которого подключены соответственно к выходам формирователей адресных токов записи и к выходам формирователей разрядных...
1115105![Преобразователь кода грея в двоичный код Преобразователь кода грея в двоичный код](https://img.patentdb.ru/i/200x200/21ded85fc4190529bf5ba85ad9d77a59.jpg)
Преобразователь кода грея в двоичный код
ПРЕОБРАЗОВАТЕЛЬ КОДА ГРЕЯ В ДВОИЧНЫЙ КОД, содержащий первую группу из п/2 элементов неравнозначности , где п - разрядность входного кода, первые входы которых соединены с входами нечетных р азрядов лреобразователя, второй вход перво о элемента неравнозначности первой ,группы соединен с входом старшего разряда преобразователя, отличающийся тем, что, с целью повьшення быстродействи...
1136144![Устройство для моделирования приоритетных систем массового обслуживания Устройство для моделирования приоритетных систем массового обслуживания](https://img.patentdb.ru/i/200x200/1e0cfc631da365ea49786d41576c486d.jpg)
Устройство для моделирования приоритетных систем массового обслуживания
УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ПРИСНЧ1ТЕТНЫХ СИСТЕМ МАССОВОГО ОБСЛУЖИВАНИЯ, содержащее канал обслуживании заявок высокого приоритета и канал обслуживания заявок низкого приоритета, каждый канал обслужийаиия включает первый и второй злементы ИЛИ, счетчик обслуженных заявок, блок формирования заявок, . состоя1Ц11н из генератора заявок, счетчика заявок. счегш1са отказав, злемента запр...
1142843![Устройство для операций над матрицами Устройство для операций над матрицами](https://img.patentdb.ru/i/200x200/4bddcfcd214fba6475978188359f2dae.jpg)
Устройство для операций над матрицами
Изобретение относится к области вычислительной техники и может быть использовано для вычисления произведения цепочки матриц, произвольной длины, возведения матрицы в степень. Цель изобретения - повышение быстродействия . Поставленная цель достигается тем, что устройство содержит тактовый вход 1, распределитель 2 импульсов, блок 3 ввода, матрицу размером m X m вычислительных блоко...
1345211![Устройство для вычисления коэффициентов полинома линейных булевых функций Устройство для вычисления коэффициентов полинома линейных булевых функций](https://img.patentdb.ru/i/200x200/79a2816016ed886a8dc38a56915f48d8.jpg)
Устройство для вычисления коэффициентов полинома линейных булевых функций
Изобретение относится к вычислительной технике и предназначено для использования в ЭВМ и спецпроцессорах с системой команд высокого уровня, ориентированных на класс логико-комбинаторных задач. Цель изобретения - расширение области применения за счет обеспечения возможности распознавания линейности функций и упрощение . Для этого устройство для вычисления коэффициентов полинома ли...
1725214![Многофункциональный логический модуль Многофункциональный логический модуль](https://img.patentdb.ru/i/200x200/55e1105543d214c2e1a1c4e00245b730.jpg)
Многофункциональный логический модуль
СОЮЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИК (я)5 Н 03 К 19/094 ГОСУДАРСТВЕННЫЙ КОМИТЕТ ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ ПРИ ГКНТ СССР 1: 1, ; с ) ! - 4 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 (21) 4822024/21 (22) 09;04.90 (46) 07.05.92, Бюл, Гч 17 (72) Л. Б. Авгуль, В. П. Супрун, В. В, Торбунов и Э. Г. Лазаревич (53) 621.374(988.8) (56) Авторское. свидетельство СССР...
1732462![Устройство для вычисления симметрических булевых функций Устройство для вычисления симметрических булевых функций](https://img.patentdb.ru/i/200x200/df10f2e918bcac836f9132eabacc44b0.jpg)
Устройство для вычисления симметрических булевых функций
Изобретение относится к вычислительнрй технике и микроэлектронике. Цель изобретения - расширение функциональных возможностей за счет реализации симметрических булевых функций пяти переменных . Поставленная цель достигается тем/ что устройство для вычисления симметрических булевых функций содержит мажори тарный элемент с порогом два. мажоритарный элемент с порогом четыре, два элем...
1748149![Сумматор по модулю пять Сумматор по модулю пять](https://img.patentdb.ru/i/200x200/7053e8abacb5c972eead6fedc89a9fb0.jpg)
Сумматор по модулю пять
Изобретение относится к вычислительной технике и может быть использована для построения арифметических устройств, работающих в системе остаточных классов. Цель изобретения - упрощение конструкции . Сумматор по модулю пять содержит четыре полусумматора 1, 2, 3, 4, пять элементов ИЛИ-НЕ 5,6,7,8, элемент ЗАПРЕТА 10, элемент И 11 и элемент ИЛИ 12, соединенные между собой функциональн...
1783514![Устройство для сложения четырех чисел в последовательном коде Устройство для сложения четырех чисел в последовательном коде](https://img.patentdb.ru/i/200x200/fb454216fbc2d23b5691a803361d2e43.jpg)
Устройство для сложения четырех чисел в последовательном коде
Изобретение относится к вычислительной технике и предназначено для построе- .ния арифметическо-логических устройств высокопроизводительных ЭВМ и спецпроцессоров . Цель изобретения - упрощение устройства. Устройство для сложения четырех чисел в последовательном коде содержит три полных одноразрядных двоичных сумматоров 1,2,3, два триггера 4,5, четыре информационных входа 6, 7, 8,...
1783516![Устройство для вычисления фундаментальных симметрических булевых функций Устройство для вычисления фундаментальных симметрических булевых функций](https://img.patentdb.ru/i/200x200/42dd25ddfc980d3be9be09bc4fdd8679.jpg)
Устройство для вычисления фундаментальных симметрических булевых функций
Изобретение относится к вычислительной технике и микроэлектронике и предназначено для вычисления фундаментальных (элементарных) симметрических булевых функций. Цель изобретения - расширение функциональных возможностей за счет реализации фундаментальных симметрических булевых функций п переменных. Поставленная цель достигается тем, что устройство для вычисления фундаментальных сим...
1789978