Устройство для ввода информации в процессор

Устройство для ввода информации в процессор

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ В ПРОЦЕССОР, содержащее группу регистров, соединенных последовательно , информационный вход первого регистра является информационным входом устройство, информационный выход которого через коммутатор соединен с выходом последнего регистра группы, узел начальной установки, выход которого соединен с первыми входами злементов И первой группы, выход каждого из которых соединен с установочным входом соответствующего регистра группы и с первым входом соответствующего триггера группы, отличающееся тем, что, с целью повышения достоверности, в него введены вторая группа злементов И, группа формирователей импульса, элемент И, элемент задержки, формирователь импульса, причем первый выход каждого предыдущего триггера группы, кроме последнего, соединен с первым входом элемента И второй группы, соответствукицего каикдому последующему триггеру группы, выход каждого из элементов И второй группы. кроме соответствующего первому тритгеру , соединен с управляющим входом соответствующего регистра группы и вторым входом соответствующего триггера группы, первый вход элемента И второй группь, соответствующего первому триггеру группы, является входом разрешения записи устройства, второй выход каждого триггера группы соединен с вторым входом соответствукщего элемента И второй группы,первый выход каждого последующего триггера группы через соответствующий формирователь импульса группы соединен с вторым входом элемента И первой группы, соответствующего предыдущему триггеру группы, выход элемента И (Л второй группы, соответствующего первому разряду, соединен с первым .входом элемента И и через соответствующий формирователь импульса группы с входами элемента задержки, управляющим входом соответствующего регистра группы и входом формирователя имел пульса, выход которого является выО ) ходом признака конца записи устройо ства, выход элемента задержки сое-. 00 динен с вторым входом элемента И, выход которого соединен с вторым входом первого триггера группы, вто- . рой выход которого является выходом признака начала записи устройства, второй выход последнего триггера группы .является выходом готовности ввода устройства, вход разрешения ввода которого соединен с вторым входом элемента И первой группы, соответствующего последнему триггеру группы, и управляющим входом коммутатора . .

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

С1

1;.„.

1! ..

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3542598/24-24 (22) 18.01.83 (46) 15.05.85. Бюл. И 18 (72) В.А. Попов, И.P. Винников, В.Н. Любочанинов, А.Н. Седов и lO.И. Урывский (53) 681.3(088,8) (56) Скрупски. Быстродействующее запоминающее устройство магазинного типа. — "Электроника", 1976, У 3, с. 81.

Авторское свидетельство СССР

В 551702, кл. G 11 С 19/00, 1975. (54)(57) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ В ПРОЦЕССОР, содержащее. группу регистров, соединенных последовательно, информационный вход первого регистра является информационным входом устройство, информационный выход которого через коммутатор соединен с выходом последнего регистра группы, узел начальной установки, выход которого соединен с первыми входами элементов И первой группы, выход каждого из которых соединен с установочным входом соответствующего регистра группы и с первым входом соответствующего триггера группы, о т л и ч а ю щ е е с я тем, что, .с целью повышения достоверности, в него введены вторая группа элементов

И, группа формирователей импульса, элемент И, элемент задержки, формирователь импульса, причем первый выход каждого предыдущего триггера группы, кроме последнего, соединен с первым входом элемента И второй группы, соответствующего каждому последующему триггеру группы, выход каждого из элементов И второй группы, „„SU 1156081

4(SI) С 06 F 13/00 .. ° .t кроме соответствующего первому триггеру, соединен с управляющим входом соответствующего регистра группы и вторым входом соответствующего триггера группы, первый вход элемента И второй группы, соответствующего первому триггеру группы, является входом разрешения записи устройства, второй выход каждого триггера группы соеди- нен с вторым входом соответствующего элемента И второй группы, первый выход каждого последующего триггера группы через соответствующий формирователь импульса группы соединен с вторым, входом элемента И первой группы, соответствующего предыдущему триггеру группы, выход элемента И второй группы, соответствующего первому разряду, соединен с первым входом элемента И н через соответствующий формирователь импульса группы— с входами элемента задержки, управляющим входом соответствующего регистра группы и входом формирователя импульса, выход которого является выходом признака конца записи устройства, выход элемента задержки сое-: динен с вторым входом элемента И, выход которого соединен с вторым входом первого триггера группы, вто- . рой внход которого является выходом признака начала записи устройства, второй выход последнего триггера группы .является выходом готовности ввода устройства, вход разрешения ввода которого соединен с вторым входом элемента И первой группы, соответствующего последнему триггеру группы, и управляющим входом коммутатора..С первого триггера 3 подают уровень "логической единицы" - сигнал

"Разрешение записи". Если данные готовы, то они сразу же устанавливаются на входах первого регистра 1.

На элемент. И 7 поступает сигнал

"Разрешение записи", с выхода кото55

1 115608

Изобретение относится к вычислительной технике и может быть использовано, в частности, в измерителе толщины эпитаксиальных слоев на полупроводниковых пластинах, работающем в комплекте с ЭВМ, а также может быть использовано для временного хранения и передачи данных из.аналого-цифрового преобразователя (АЦП) в ЭВМ, например в измерительных и 1О вычислительных комплексах и системах, работа составных частей которых по передаче данных асинхронна и когда возникает необходимость временного хранения данных на линиях передачи при сохранении нормальной работоспособности составных частей.

Цель изобретения — повышение достоверности передачи информации.

На чертеже приведена блок-схема 2б предлагаемого устройства.

Устройство содержит регистры 1 группы, коммутатор 2, триггеры 3 группы, узел 4 начальной установки, формирователи 5 импульса группы, р5 элементы И 6 первой группы, элементы.

И 7 второй группы, формирователь 8 импульса,, элемент И 9, элемент 10 задержки.

На чертеже приведена электронная

Ф вычислительная машина (ЭВМ) 11.

Работа устройства происходит следующим образом.

При включении питания узел 4 задерживает на некоторое время ка выходе установку уровня "логической

35 единицы", .что соответствует выработке одиночного отрицательного импульса начальной установки, который поступает на вход элементов И 6. На вы-;

40 ходе каждого элемента И 6 некоторое время после включения напряжения питания удерживается уровень "логического нуля", которым все триггеры

3 и, регистры по входу "Сброс" уста45 навливаются в исходное состояние. По ,истечении временй задержки на сбросовых входах триггеров 3 устанавливается уровень "логической единицы", разрешающий запись информации в триггеры 3 и регистры 1.

1 г рого через элемент И 9 сигнал "Запись" поступает на вход первого триггера

3 и опрокидывает его. Одновременно с этим запускается формирователь 5, который по переднему фронту входного сигнала вырабатывает одиночный импульс, по которому производится запись информации, стоящей на входе первого регистра 1. Одновременно запускается формирователь 8 и элемент 10, который образует, совместно с элементом схему блокировки первого триггера 3.

При опрокидывании первого тригге- . ра 3 на его единичном выходе появляется уровень "логической единицы", на нулевом выходе — "логического нуля", т;е. сразу же снимается сигнал "Разрешение записи", поступающий на выход устройства и элемент И 7.

С первого триггера 3 уровень "логической,единицы" поступает на элемент

И 7. При наличии сигнала разрешения записи во второй триггер 3 и второй регистр 1 сигнал с выхода элемента

И 7 поступает на вход второго триггера 3, опрокидывая его, и на вход второго регистра. Информация из первого регистра переписывается во второй регистр. Сигнал с выхода второго триггера 3 подают на вход элемента

И 7 соответствующего ему третьего триггера 3 и одновременно на вход формирователя 5, который вырабатывает одиночный импульс уровня "логи ческого нуля", поступающий на элемент И 6 соответствующего ему первого триггера 3 и первого регистра

1. На время длительности импульса формирователя 5 на выходе элемента

И 6 устанавливается уровень "логического нуля", которым первый триггер 4 возвращается в исходное состоя-, ние, информация в первом регистре стирается.

Таким образом, информация из второго регистра 1 последовательно переписывается в последующий третий регистр 1, пока не достигнет N-го.

При записи информации в М-ый регистр 1 с выхода N-ro триггера.3 в ЭВМ 11 подают сигнал "Готовность данных". ЭВМ отвечает сигналом "Считывание", который поступает на коммутатор 2, и информация из N-ro регистра передается в ЭВМ 11> По зад-. нему фронту сигнала "Считывание" импульс подается на элемент И 6 з 1156081 4 соответствующего ему N-го триггера информация N-го регистра стирается, а

3 и регистр 1. Импульсом уровня "ло- N-ый триггер 3 возвращается в исходгического нуля" с выхода элемента И 6 ное состояние.

ВНИИПИ Эаказ 3147/46 Тираж 710 Подписное

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4