Ячейка однородной среды

Ячейка однородной среды

Иллюстрации

Показать все

Реферат

 

COOS СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (!1) (5!) 4 С 06 F 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Ф©

Я) . СО 3

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3793096/24-24 (22) 24. 09. 84 (46) 15.03.86. Вл. У (72) А.Х.Киреев, А.И.Лысенков, В.С.Соловьев и Ю.В.Осипов (53) 681.3(088.8) (56) Авторское свидетельство СССР

N - 1092492, кл. G 06 F 7/00, 1983.

Авторское свидетельство СССР .Р 798804, кл. G 06 F 7/00, 1978. (54) ЯЧЕЙКА ОДНОРОДНОЙ СРЕДЫ

:(57) Изобретение относится к области вычислительной техники и может быть использовано в качестве настраиваемой ячейки однородной вычислительной среды. Цель изобретения— расширение функциональных возможностей ячейки. Ячейка содержит настраиваемый логический элемент, триггеры и элементы И, ИЛИ. Настраиваемый логический элемент осуществляет логические операции над входными переменными. Код настройки определяет тип логической функции, реализуемой настраиваемым логическим элементом, и с помощью элементов И, ИЛИ осуществляет коммутацию входных сигналов и сигналов, сформированных ячейкой, на выходы ячейки. Ячейка реализует шестнадцать различных состояний. Кроме выполнения логических операций над двумя переменными ячейка позволяет осуществлять различные виды коммутации входов и выходов: "размножение" сигналов, "пересечение" сигналов и разрыв цепи передачи сигналов с входов ячейки на выходы. Т.к. количество информационных входов ячейкй равно числу выходов, то, соединяя выходы одной ячейки с соответствующими входами двух идентичных ячеек, можно получить однородную вычислительную среду для выполнения логических операций над произвольным числом входных переменных. 1.з.п. ф-лы, 4 ил, 2 табл. среды. 5

Цель изобретения — расширение функциональных возможностей ячейки за счет реализации операций HE "размножение сигналов, "пересечение" сигналов и разрыв" цепи.

На фиг. 1 представлена схема ячейки, на фиг. 2 — схема настраиваемого логического элемента, на фиг. 3 — схемы состояний ячейки, на фиг, 4 — схема построения однородной среды.

Ячейка (фиг. 1) содержит настроечные входы 1-5, триггеры 6-10, вход сброса 11, элементы ИЛИ 12, 13, элементы И 14-21, настраиваемый логический элемент 22, настроечные входы 23-26 настраиваемого логического элемента, элементы ИЛИ 27, 28, информацио входы 29, 30 настраиваемого логического элемента, выход 31 настраиваемого логического элемента, информационные входы 32, 33 ячейки, выходы 34, 35 ячейки.

Настраиваемый логический элемент.

22 (фиг. 2) содержит коммутаторы

36-41, транзисторы 42-44., резисторы

45-52, положительную 53 и отрицательную 54 шины питания.

Триггеры 6-10 предназначены для запоминания кода настроечного сигнала и образуют оперативную память ячейки однородной среды.

Работа элемента 22 (Ри) с перестраиваемой логикой работы описана в табл. 1.

Состояния настроечных входов эле40 мента 22 (Рн) зависят от,состояний настроечных входов 4 (z ) и 5 (z5) ячейки однородной среды по следующим логическим формулам:

15

30 — zq

Е =к з 5

fi, = zg

Таким образом, при подаче сигналов на, настроечные входы 4 и 5 ячейки однородной среды при к» = 0 и

zs = 0 структура элемента 22 (7„) настраивается на реализацию логической функции Гq = с,Ы, а при подаче сигналов z „ = 1 и z = 0 реализуется функция Р„=a„m n т.д. (см. табл. 1) .

55

1 12183

Изобретение относится к вычислительной технике и может быть использовано в качестве настраиваемой ячейки однородной вычислительной

78 2

Триггеры 6, 7 и 8, элементы

ИЛИ 12, 13, 27, ?S и элементы И 14-21 образуют схему управления ячейки однородной среды. Они предназначены для управления коммутацией входных информационных сигналов Х,и Х на входы, и ячейки однородной среды. В зависимости от кода настроечных сигналов, подаваемых на входы

1 (г,), 2 (z,) и 3 (z,) ячейки, настраиваются цепи передачи сигналов между информационными входами и выходами ячейки, между информационными входами ячейки и информационными входами элемента 22 (F„), между выходами элемента 22 (F„) и выходами ячейки.

Работа ячейки однородной среды поясняется табл. 2.

Всего состояний ячейки, при которых она реализует различные виды логических функций, равно шестнадцати.

На фиг, 3 показаны эти состояния ячейки. Внизу каждого состояния изображена комбинация входных настроечных сигналов со следующей упоря 5 zr< хЗ 2

Так как в ячейке два информационных входа и два выхода, т. е. ко— личество входов равно количеству выходов, то каждый выход ячейки можно соединить с входом соседней ячейки (например, g с Х соседней ячейки, стоящей справа, с у, соседней ячейки, стоящей внизу) и получить таким образом однородную среду (фиг. 4), где в качестве основного элемента используется данная ячейка.

Формула изобретения

1. Ячейка однородной среды, содержащая элементы И, ИЛИ, причем первый информационный вход ячейки соединен с первым входом первого элемента И, выход которого соединен с первым входом первого элемента

HJIH, второй вход .которого соединен с выходом второго элемента И, второй информационный вход ячейки соединен с первым входом третьего элемента И, выход которого соединен с первым входом второго элемента

ИЛИ, второй вход которого соединен с выходом четвертого элемента И, выходы первого и второго элементов

ИЛИ соединены соответственно с пер ездя

40 вым и вторым выходами ячейки, а т личающаяся тем,что,с целью расширения функциональных возможностей за счет реализации операций НЕ, "размножение" сигналов, "пересечение" сигналов и "разрыв" цепи, в нее введены элементы И, ИЛИ, триггеры и настраиваемый логический элемент, реализующий функции И, ИЛИ, И-НЕ, ИЛИ-НЕ, причем вход сброса ячей-1р ки соединен. с нулевыми входами триггеров, i-й (i = 1, 5) настроечный вход ячейки соединен с единичным вхо- дом i-ro триггера, прямой выход первого триггера соединен с первым входом третьего элемента ИЛИ и первыми входами пятого и шестого элементов И, инверсньй выход первого триггера соединен с первыми входами четвертого элемента ИЛИ и второго элемента И и вторым входом первого элемента И, прямой выход второго триггера соединен с вторым входом третьего элемента И, инверсньй выход второго триггера соединен с вторыми входами 25 третьего и четвертого элементов

ИЛИ и первым входом четвертого элемента И, прямой выход третьего триггера соединен с вторыми вхадамн четвертого и шестого элементов И и третьими входами первого и третьего элементов И, инверсный выход третьего триггера соединен с первыми входами седьмого и восьмого элементов

И и вторыми входами второго и пято-, гo элементов И, прямой и инверсный выходы четвертого триггера соединены соответственно с первым и вторым настроечными входами настраиваемога логического элемента, третий и четвертый настроечные входы которого соединены соответственно с прямым и инверсным выходами пятого триггера, первый информационный вход ячейки соединен с третьим входом четвертого элемента И и вторым входом седь- 45 мого элемента И, третий вход которого соединен с выходом третьего элемента ИЛИ, второй информационный вход ячейки соединен с третьим входом шестого элемента И и вторым входом восьмого элемента И, третий вход которого соединен с выходом четвертого элемента ИЛИ, выходы седьмого и восьмого элементов И соединены соответственно с первым и вто- 55 рым информационными входами настраиваемого логического элемента, выход которого соединен с третьими входами второго и пятого элементов И.

2. Ячейка по и., 1, о т л и ч а ющ а я с я тем, что настраиваемьй логический элемент содержит транзисторы, резисторы, и шесть коммутаторов, причем первьй информационный вход настраиваемого логического элемента соединен с первым выводол первого резистора, второй вывод которого соединен с базой первого транзисгара и первым выводом второго резистора, второй вывод которого соединен с первыми выводами третьего и четвертого резисторов, положительной шиной питания, информационным входом первого коммутатора, эмиттеpchf второго транзистора и эмиттером третьего транзистора, база которого соединена с вторым выводом третьега резистора и первым выводом пятоro резистора, второй вывод которого соединен с вторым информационным входом настраиваемого логическога элемента, первьй настроечный вход которого соединен с управляющим входом второго Koht мутатора и управляющим входом первого коммутатора, выход которого соединен с эмиттером перваго транзистора и информационным входом третьего коммутатора, управляющий вход которого соединен с BTopbIM настроечным входом настраиваемого логического элемента, выход третьего комл1утатора соединен с коллектором третьего транзистора и выходом второго коммутатора, информационный вход которого соединен с коллектором первого транзистора, информационными входаля четвертого и пятого коммутаторов и первым выводом шестого резистора, второй вывод которого соединен с отрицательной шиной питания и первым выводам седьмого резистора, второй вывод которого соединен с информационным входом шестого коммутатора и коллектором второго транзистора, база которого соединена с вторым выводом четвертого резистора и первым выводом восьмого резистора, второй вывод которого соединен с выходом четвертого коммутатора, управляющий вход которого соединен с управляющим входом шестого коммутатора и третьим настроечным входом настраиваемого логического элемен1218378 та, четвертый настроечный вход которого соединен с управляющим входом пятого коммутатора, выход которого

Состояния цепей коммутаторов

Реализуемая логическая функция

Г Т

К» К КЗ К1» Кь Кь з 4

О 1 I О О 1

1 О О О О 1

О 1 О

1 О О

0 1 1

1 О 1

1 О Г, =Q+g

0 1 1 1

1 О О 1

Таблица 2

Выходы

Реализуемые логические функции

Информацион входы

У» х, Х2

0 О О О 0 О 0 О.О

О О О О О О ОО О О О О О О

0 О 0 О О 0 1

О 1 0 О 0 О 1

О 1 О О О О 1

0 1 0 О О О 1

О 1 О О О О О

1 О О О О О О

1 О О 0 О О 1

1 О О О О О 1

У, =К„К, О О

О О

О О

0 О

О О 1

О О 1

1 О

1 1

1 . 1

1 1

1 1

У»

О 0

О О О

О О 0

О О

Состояния настроечных сигналов соединен с выходом шестого коммутатора и выходом настраиваемого логического элемента.

Таблица 1

1218378

Продолжение табл. 2

О 0 0 0 0 1 0 0

1 0 0 0 0 1 0 0

0 0 0 0 0 1 0 0

1 0 О 0 0 1 1 0

У, - 1Х, 1 1 0

1 О 1 0 0 1 1 0

1 1 0

1 0 1 0 0 1 0 0

Y =х1+х, 1 0 0 0 1 0

1 0 0 О 1 1

1 0 О 0 1 1

0

1 0 0 0 1 1 0

1 1 0 0 1 1

1 1 0 0 1 0

t 1 0 0 1 О

У2 Х1+Х1

1 1 0 0 1 О. 0

0 1 0 0

У =x2

0 0

Y, = Х, 0 0 1

0 0

У = Х

1 0 . О

У1, У = 1

0 X X 1 0 0 0

0 0 1 0 0

0 0 1 0 0

1 0

1 0

1 1

X . 1 1 0

О 1 0 0

1 1 0 0

О 1 1 0

1 1 1 0 1

1 0 0

1 1 0

1 1 0

1218378!

ПРодолжение табл 2

1 О О 1 1

О 1 О О

Х Х о х х

1 Х Х

0 Х Х

Х Х

У„= Х,; У, = Х, О 1 1 О

О 1 0 о о о о

У1 Х11 У х2

О Х Х 1 о о

1 Х Х

0 Х Х

Х Х

Х Х Х

Х Х Х

О 1 О о о

У1 1Х, У = Х

1 1

И р и и е ч а н и е. В табл. 2 обозначено: Х вЂ” любое состояние входа ячейки (О, 1).

1218378 gi8 >)8 л

54

Фиг. 3

1218378

;1

Составитель А.Федоров

Редактор M.Бандура ТехредТ.дубинчак Корректор:Г.Решетник

Заказ 1132/56 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г ° Ужгород, ул. Проектная, 4