Ячейка памяти
Иллюстрации
Реферат
Изобретение относится к области вычислительной техники и может быть использовано при построении интегральных полупроводниковых запоминающих устройств. Ячейка памяти содержит два ключевых транзистора, адресный транзистор, накопительный конденсатор , адресные и информационные входы, a также шины постоянного и импульсного питания и позволяет с более высоким быстродействием записывать и считывать информацию за счет того, что истоки первого и второго ключевых транзисторов соединены с истоком адресного транзистора,сток первого ключевого транзистора соединен с шиной постоянного.напряжения. 2 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
5545 A1
Ogl 01> цр 4 С 11 С 11/40
ОПИСАНИЕ ИЗОБРЕТЕНИЯ :-, К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2 1) 3348466/24-24 (22) 19.10.81 (46) 07. 12 ° 86. Бюл. Р 45 (72) Э.Э.Тенк (53) 681.327.6 {088.8) (56) Патент США Р 4292677, кл. 365/222, опублик. 1981.
Патент США В 4308594, кл. 365/ 187, опублик. 1981. (54) ЯЧЕЙКА ПАМЯТИ (57) Изобретение относится к области вычислительной техники и может быть .использовано при построении интегральных полупроводниковых запоминающих устройств. Ячейка памяти содержит два ключевых транзистора, адресный транзистор, накопительный конденсатор, адресные и информационные входы, а также шины постоянного и импульсного питания и позволяет с более высоким быстродействием записывать и считывать информацию за счет того, что истоки первого и второго ключевых транзисторов соединены с истоком адресного транзистора, сток первого ключевого транзистора соединен с шиной постоянного, напряжения.
2 ил.
Изобретение относится к области вычислительной техники и может быть использовано при построении интегральных полупроводниковых запоминающнх устройств.
На фиг. 1 представлена электрическая схема ячейки памяти; на фиг. 2— рафик, иллюстрирующий ее работу.
Ячейка памяти содержит первый 1 и второй 2 ключевые транзисторы, адресный транзистор 3, накопительный конденсатор 4, информационный входвыход 5, адресный вход 6, шину 7 импульсного питания, шину 8 постоянного питания, паразитный конденсатор 9.
Ячейка памяти работает следующим образом.
В режиме записи сигнал по адресному входу 6 открывает адресный транзистор 3 и информация с информационного входа-выхода 5 через транзисторы 3 и 2 поступает на накопительный конденсатор 4. В режиме считывания адресный сигнал по входу б открывает адресный транзистор 3. Импульс напряжения на шине 7, складываясь с напряжением на конденсаторе
4, поступает на затвор транзистора 1 и отпирает его, вследствие чего шина
8 постоянного напряжения через открытые транзисторы 1 и 3 подключается к входу-выходу 5. В режиме pere75545 2 нерации адресный транзистор 3 закрыт. В момент действия импульса напряжения на шине 7 информация, определяемая зарядом конденсатора 4,считывается, заряжая (или не заряжая) паразитный конденсатор 9. В паузе между импульсами напряжения на шине 7 конденсатор 9 подключается па- . раллельно накопительному конденсатору 4, подзаряжая его.
Формула изобретения
Ячейка памяти, содержащая адресный транзистор, затвор которого яв1 ляется словарным входом, а сток является инфорМационным входом-выходом ячейки, накопительный конденсатор, одна обкладка которого подключена к шине импульсного напряжения, другая соединена с затвором первого ключевого транзистора и стоком второго
;ключевого транзистора, сток первого ключевого транзистора соединен с затвором второго ключевого транзисто2S ра, отличающаяся тем, что, с целью повышения быстродейст-. вия ячейки памяти, исток первого и исток второго ключевых транзисторов соединены с истоком адресного араизистора, сток первого ключевого транзистора соединен с шиной постоянного напряжения.
Составитель Г. Бородин
Редактор Л. Гратилло Техред Д.Олейник Корректор M,Ñàìáîðñêàÿ
Заказ 6569/46 Тираж 543 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д.4/5
Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4