Преобразователь последовательного двоичного кода в параллельный двоично-десятичный код

Преобразователь последовательного двоичного кода в параллельный двоично-десятичный код

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике. Цель изобретенияповышение быстродействия и расшире- . ние области применения преобразов.ателя . Преобразователь содержит блок управления, ключ, счетчик двоичных разрядов, генератор импульсов, счетчик импул сов, дешифратор нуля, выходные блоки, каждый из которых содержит элемент ИЖ, двоично-десятичный счетчик, триггер, элемент И и распределитель импульсов, Введение распределителя, двоично-десятичного счетчика, триггера и элемента И позволяет расширить область приме нения устройства за счет обеспече ния возможности преобразования двоичного кода, ,поступающего как младшими , так и старшими разрядами вперед . 1 з.п. ф-лы, 3 ил. СЛ

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 03 М 5 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2i) 3848245/24-24 (22) 16.01.85 (46) 07.12.86. Бюл. 9 45 (72) Е.А. Шурмухин и Л.Н. Ким (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 842784, кл. С 06 F 5/02, 1979.

Авторское свидетельство СССР

В 1084780, кл. С ОЬ F 5/02, 1982. (54) ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬЬ

KOALA S ПАРАЛЛЕЛЬНЫЙ

ДВОИЧНО-ДЕСЯТИЧНЫЙ КОД (57) Изобретение относится к вычислительной технике, Цель изобретения— повышение быстродействия и расшире- . ние области применения преобразова„„SU„„1275777 А 1 теля. Преобразователь содержит блок управления, ключ, счетчик двоичных разрядов, генератор импульсов, счетчик импульсов, дешифратор нуля, выходные блоки, каждый из которых содержит элемент ИЛИ, двоично-десятичный счетчик, триггер, элемент И и распределитель импульсов, Введение распределителя, двоично-десятичного счетчика, триггера и элемента И позволяет расширить область приме нения устройства эа счет обеспече". ния возможности преобразования двоичного кода, поступающего как младшими, так и старшими разрядами вперед. 1 s.ï. ф-лы, 3 ил.

1275777

Изобретение относится к вычислительной технике и предназначено для преобразования последовательного двоичного кода переменной длины в параллельный двоично-десятичный код. 5

Целью изобретения является повышение быстродействия и расширение области применения преобразователя.

На фиг. 1 представлена функциональная схема преобразователя последовательного двоичного кода в парал" лельный двоично-десятичный код; на фиг. 2 — функциональная схема. блока управления; на фиг. 3 — временные диаграммы входного сигнала и сигналов управления.

Преобразователь последовательного двоичного кода в параллельный двоично-десятичный код содержит блок 1 управления, счетчик 2 двоичных разрядов, ключ 3, генератор 4 импульсов, счетчик 5 импульсов, дешифратор 6 нуля, выходные блоки 7, каждый из которых содержит элемент ИЛИ 8„ дво25 ично-десятичный счетчик 9, триггер

10, элемент И 11, распределитель 12 импульсов. Кроме того, на фиг. 1 обозначены вход 13 запуска, тактовый и информационный входы 14 и 15 соответственно и вход 16 останова.

Блок 1 управления (фиг.2) содержит четыре триггера 17-20 и два элемента И 21 и 22.

Преобразователь работает следующим образом. 35

Преобразование входного кода осуществляется путем накопления в двоично-десятичных счетчиках 9 эквивалента двоичного числа.

Накопление десятичных зквивален 40 тов производится двоично-десятичным счетчиком 9 путем пересчета разнесен.ных во времени импульсов значений составляющих десятичного разряда, Значения десятичного разряда при ввоI 1 де его .в двоично-десятичный счет- чик 9 представлены в виде следующих сумм значений его составляющих

9=(2 +2 )+(2 +2" )+(2 +? ) °

8 (2О.1,21 ) .1-(2о+2 1 ) +21 °

7 (2 +2 )+(2 +2 )+2

6=(2 +2 )+(2 +2 );

5=(2 +2 )+2

4=2 +2

3 2+2 ;

2=?

1=2î

Составляющие 2 и 2 вводятся в счетчик 9 через первый и второй входы .соответственно за один такт, 2 о вводится по переднему фронту импульса, 1

2 . — по заднему фронту этого же импульса.

Обработка разряда двоичного кода производится за четыре такта. Первые три такта — ввод составляющих деся-, тичного разряда в двоично-десятичный счетчик 9, четвертый такт — ввод в счетчик 9 значения переноса.

Формирование единицы переноса в старшую тетраду производится элементом И 11, первый вход которого соединен с выходом триггера 10, а второй вход — с выходом дешифратора б нуля.

Разнесение во времени импульсов, подаваемых на входы двоично-десятичного счетчика 9, осуществляется в распределителе 12 импульсов, который может быть реализован на основе ПЛМ или ПЗУ.

Импульс начала кода, поступающий на вход 13 запуска устанавливает в нулевое состояние счетчик 2 двоичных разрядов и двоично-десятичный счетчик 9 и, воздействуя на управляющий вход триггера !7, устанавливает его в единичное состояние. Импульсы тактовой частоты, тактовый вход 14 блока 1 управления, воздействуя на сбросовый вход триггера 17, устанавливают его в нулевое состояние. Задним фронтом импульса с триггера 17 триггер 18 устанавливается в единичное состояние, разрешая прохождение импульсов входного кода, поступающих на информационный вход

15 и первый вход элемента И 21, с выхода которого импульсы поступают на установочный вход триггера 19.

При единичном значении первого разряда в кодовой посылке триггер

19 устанавливается в единичное состояние, соответствующее обработке двоичного кода,.поступающего младшими разрядами вперед. Выходной сигнал с триггера 19 поступает на первый вход распределителя 12 импульсов и выбирает программу преобразования кода. Одновременно триггер 18 задним фронтом своего импульса устанавливает триггер 20 в единичное состояние, соответствующее разрешению преобразования кодовой посылки.

Выходной сигнал с триггера 20 по1275777

4 триггер 10 устанавливается в нулевое положение. Цикл обработки одного разряда закончен.

Следующий тактовый импульс через открытый ключ 3 добавит "1" в счетчик 2 двоичных разрядов и устройство подготовлено к обработке следующего разряда.

Если значение этого разряда рав1О но единице, импульс с первого выхода блока 1 управления запустит генератор 4 импульсов, .который формирует четыре импульса, и цикл обработки по суммированию значения npuf5 шедшего разряда повторится.

Если в кодовой посылке очередной разряд отсутствует, то генератор 4 импульсов не сформирует ни одного импульса. Суммирование в этом такте

20 произведено не будет, а импульс тактовой частоты увеличит содержание счетчика 2 двоичных разрядов на единицу, подготовив тем самым устройство к обработке следующего разряда.

25. Преобразование кодовой посыпки . прекращается после прихода импульса

;:конца преобразования, который поступает на вход 16 останова устройства и, воздействуя на сброеовые входы триггеров 19 и 20, устанавливает их в нулевое состояние. На управляющем входе. ключа 3, элемента И 22 уста навливается запрещающий потенциал.

Тактовая частота на вход счетчика 2 двоичных разрядов не поступает, не поступают также импульсы разрядов кода на запуск генератора 4 импульсов. В двоично-десятичных счет,чиках 9 хранится преобразованное значение двоичного кода до прихода следующего импульса начала преобра зования. ступает на управляющий вход ключа

3 и разрешает прохождение импульсов тактовой частоты на счетный вход счетчика 2 двоичных разрядов, кроме того, потенциал с триггера 20 разрешает прохождение разрядов кода, начиная со второго, через элемент И 22, с выхода которого разряды кода поступают на вход запуска генератора

4 импульсов.

При единичном значении разряда кода генератор 4 импульсов формирует четыре импульса, которые поступают на счетный вход счетчика 5 импульсов и на стробирующий вход распределителя 12 импульсов. Этот импульс увеличивает на единицу содержимое счетчика 5 импульсов, информации на входах которого, а также информация на выходах счетчика 2 двоичных разрядов, определяют в соответствии с системой (1) наличие импульсов на выходах распределителей

12 каждого выходного блока.

По второму и третьему импульсу генератора 4 импульсов содержимое счетчика 5 импульсов увеличивается на единицу и производится запись о импульсов, соответствующих 2 и 2 в двоично-десятичные счетчики 9.

При возникновении значения переноса в старшую татраду импульс с выхода счетчика 9 устанавливает триг гер 10 в единичное состояние, разрешающее прохождение импульса че- 3 рез элемент И 11 в выходной блок, соответствующий старшей двоично-де,сятичной тетраде.

По четвертому импульсу генератора 4 импульсов производится добавка 4

13 tl

1 в счетчик 5 импульсов. Счетчик 5 устанавливается в нулевое положение, дешифратор 6 нуля формирует на своем выходе сбросовый импульс генератора 4 импульсов, который выклю- 45 чается и запрещает работу распределителя 12 импульсов. Импульс с выхода дешифратора 6 нуля поступает на вход эЛемента И 11. При наличии разрешающего потенциала с триггера 10 на выходе элемента И 11 формируется импульс единицы переноса в старшую тетраду, который поступает на вход элемента ИЛИ 8 последующего выходного блока и с выхода элемента ИЛИ 8- на счетный вход значения 2 двоичнодесятичного счетчика 9. Задним фронтом импульса с дешифратора 6 нуля

Формула изобретения

1.Преобразователь последовательного двоичного кода в параллельный двоично-десятичный код, содержащий блок управления, информационный вход которого является информационным входом преобразователя, первый выход соединен с входом запуска генератора импульсов, выход которого соединен с входом счетчика импульсов, выходы которого соединены с соответствующими входами дешифратора нуля, выход которого соединен с входом сброса генератора импульсов, ключ, вход коt275777

S торого является тактовым входом преобразователя, выход ключа соединен со счетным входом счетчика двоичных разрядов, выходные блоки, каждый из которых содержит элемент ИЛИ, о тл и ч а ю шийся тем, что, с целью повышения его быстродействия и расширения области применения,, в каждый выходной блок введены распределитель импульсов, триггер, элемент 10

И и двоично-десятичный счетчик, разрядные выходы которого являются соответствующими выходами устройства, выход переноса соединен с установочным-входом триггера, выход .которого соединен с первым входом элемента И, первый выход распределителя импульсов соединен с первым входом элемен та ИЛИ, выход которого соединен с входом младшего разряда двоично-деся- 2п тичного счетчика, выход второго разряда которого подключен к второму выходу распределителя импульсов, выход элементов И каждого выходного блока, кроме последнего, соединен с 25 вторым входом элемента ИЛИ последующего выходного блока, второй выход блока управления соединен с управляющим входом ключа, третий выход блока управления соединен с первыми входа- gp ми распределителей импульсов вЖх выходных блоков, первый и второй выходы счетчика импульсов подключены соответственно к второму и третьему вхоцзм распределителей импульсов каж- З, дого выходного блока, выходы счетчика двоичных разрядов соединены с четвертыми входами распределителей импульсов всех выходных блоков, пятые входы которых подключены к выходу генератора импульсов, второй вход ь элемента И и вход сброса триггера каждого выходного блока подключен к выходу дешифратора нуля, входы сброса двоично-десятичных счетчиков всех выходных блоков и счетчика двоичных разрядов и вход запуска блока управления объединены и являются входом запуска преобразователя, вход останова блока управления является входом останова преобразователя, тактовый вход блока управления подключен к тактовому входу преобразователя .

2. Преобразователь по п. 3, о тл и ч а ю шийся тем, что блок управления содержит триггеры.и weменты И, первые входы которых объединены и подключены к информационному входу блока управления, установочный вход первого триггера является входом запуска блока управления, выход первого триггера соединен с установочным входом второго триггера, прямой выход которого соединен с вторым входом первого элемента И, выход которого подключен к установочному входу третьего триггера, вход сброса которого соединен с входом сброса четвертого триггера и подключен к входу останова блока управления, входы сброса первого и второго триггеров объединены и являются тактовым входом блока управления, инверсный выход второго триггера подключен к установочному входу четвертого триггера, выход которого подключен к второму входу второго элемента И и являются вторым входом блока управления, выход второго эле- . мента И и выход третьего триггера является соответственно первым и третьим выходами блока управления.!

2757, 7

1Ф 0!

275777

Фиг.2

1б — ° — П вЂ” Л .Л -П-- — -Л Л П Л П Л

П. Л Л П вЂ” ЛЛ ° Л Л1

I Г J

Г 1

1У

П l Л Ч ЛЛ.1

Составитель Г. Козуля

Техред It.Сердокова

КоРРектоР Г. Решетник

Редактор А. Шандор

Заказ 6582/58 Тираж 816

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква Ж-35, Раушская наб.,д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4