ШУРМУХИН ЕВГЕНИЙ АЛЕКСАНДРОВИЧ

  ОП ИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик (») 607 349 i l е (61) Дополнительное к авт. свид-ву (22) Заявлено 24.11.75 (21) 2192942/18-2 с присоединением заявки № (23) Приоритет (43) Опубликовано 15.05. 78, Бюллетень %1 (45) Дата опубликования описанияф6.05. Щ (51) М. Кл. Н 04 L 1/10 б- 06 Р 11/08 Государственный комитет Сове...

  ОП ИСАНИЕ И3ОБРЕТЕ Н ЙЯ Союз Советсиик Социалистических Респубееик (1691844 (61) Дополнительное к авт. свид-ву (22) Заявлено 06.07.77 (21) 2505621/18 — 24 с присоединением заявки .Ж (23}Приоритет (51) М. Кл. G 06 F 5/02 Гесудерствеиный еоапее СССР ее делам нзобретеннй к открытей. Опубликовано 15.10.79. Бюллетень М 38 Дата опубликования описания 15.10,79 (53 ) УД К 681.32...

  Союз Советских Социалистических Республик (i i 77 1 659 < < г (61) Дополнительное к авт. свнд-ву (22) Заявлено 11,07,78 (21) 2655616 18.24 с присоединением заявни М (51)M. Кл. G 06 F 5/02 Гасударственный комнтвт (2,Приоритет но делам нзобретеннй н отхрытнй Опубликовано 15.10.80. Бюллетень,% 38 (58) удК 681.325 (088.8) Дата опубликования описания 15.10.80 (72) Авторы изобрет...

  1. ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНОШЕСТИДЁСЯТИРИЧНЫЙ КОД, оодвржатанй ц сумматоров, где Л -чиспо разрядов выходного кода, и (П -1) блоков коррекции, первый, второй и третий разрядные выходы которых явпяются информационными выходами преобразоватепя, а выход переноса -го ( 1,3,5, 6) биока коррекции соединен с входом переноса (f +1 )-го сумматора, первая группа вхо...

  .ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ, содержащий генератор импульсов, распределитель импульсов, формирователь эквивалентов и двоично-десятичный накопительный сумматор, выходы которого являются выходами преобразователя информационный вход которого соединен с информацио.нным входом распределителя импульсов, тактовый вход которого соединен с выходом г,енератора импул...

  1. ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО ДВОИЧНОГО КОДА В ПАРАЛЛЕЛЬНЫЙ ДВОИЧНО-ДЕСЯТИЧНЫЙ КОД, содержащий элемент запрета, генератор импульсов, блок выделения младшего разряда, прямой информационный выход которого соединен с входом пуска генератора импульсов и с запрещающим входом элемента запрета, тактовый вход которого является тактовым входом преобразователя, выходной регистр, сос...

  Изобретение относится к вычислительной технике и может быть исаользовано при построении устройств для передачи и обработки информации. Изобретение позволяет повысить функциональную надежность устройства за счет упрощения схемы коммутации поверочных кодов. Устройство мажоритарного декодирования содержит кольцевой регистр, блок коррекции, блок элементов памяти, бло1 мажоритарных эл...

  Изобретение относится к вычислительной технике. Цель изобретенияповышение быстродействия и расшире- . ние области применения преобразов.ателя . Преобразователь содержит блок управления, ключ, счетчик двоичных разрядов, генератор импульсов, счетчик импул сов, дешифратор нуля, выходные блоки, каждый из которых содержит элемент ИЖ, двоично-десятичный счетчик, триггер, элемент И и ра...

  Изобретение относится к области автоматики и цифровой вычислительной техники и может быть использовано при построении двоично-десятичных преобразователей. Целью изобретения является расширение класса решаемых задач за счет обеспечения возможности преобразования двоично-шестидесятиричного кода в двоично-десятичный и двоично-десятично-шестидесятиричный коды, поступающие как младшим...

  СОЮЗ СОНЕТСНИХ СОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИК (sl) 4 Н 03 M 13/00 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМ У СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4176676/24-24 (22) 06.01.87 (46) 07.11.88. Бюл. ¹ 41 (12) Е.А.Шурмухин и Л.Н.Ким (53) 621.394:681.325(088.8) (56) Авторское свидетельство СССР У 1141577, кл. Н 03 М 13/00, 1983. Авторское свидетел...

  Изобретение относится к электросвязи. Цель изобретения - повышение помехоустойчивости при одновременном упрощении устройства. Устройство цикловой синхронизации содержит регистр 1 сдвига, решающий блок /РБ/ 2, эл-ты И 3,4 и 5, счетчик 6 ошибок, эл-т ИЛИ 7, дешифратор 8 и счетчик 9 тактовых импульсов. Работа устройства состоит из двух этапов: поиск синхрокода и захват синхрокода. На...

  Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей двоичного кода в двоично-десятичный, в двоично-десятично-шестидесятиричный, в двоично-десятичный код секунд, минут, градусов, для преобразования двоичных кодов с масштабированием. Цель изобретения - расширение класса решаемых преобразователем задач за счет обеспече...

  Изобретение относится к вычислительной технике и может быть использовано при построении устройств для передачи и обработки информации. Цель изобретения - расширение класса решаемых задач, области применения за счет возможности декодирования циклических кодов с разным числом проверочных соотношений. Устройство содержит блок 1 управления, п элементов 2 памяти (по числу информационн...