Преобразователь двоичного кода в двоично-десятичный

Преобразователь двоичного кода в двоично-десятичный

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области автоматики и цифровой вычислительной техники и может быть использовано при построении двоично-десятичных преобразователей. Целью изобретения является расширение класса решаемых задач за счет обеспечения возможности преобразования двоично-шестидесятиричного кода в двоично-десятичный и двоично-десятично-шестидесятиричный коды, поступающие как младшими, так и старшими разрядами вперед. Поставленная цель достигается за счет введения в сумматор преобразователя, осуществляющий последовательное накопление разрядных эквивалентов, блока коррекции, выполненного на П3, с возможностью изменения функции коррекции , и распределения импульсов, обеспечивающего реализацию всех режимов преобразования. 3 ил,, 4 табл. ю оо о ю

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

02 А1

09) (11) 1 11 4 Н 03 И 7/12

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

У" :;

ОПИСАНИЕ ИЗОБРЕТЕНИЯ, Б, !

К ABTOPCHOMY СВИД=ТЕЛЬСТВУ Ца с,;. (21) 3831682/24-?4 (22) 26.12.84 (46) 30.12.86. Бюл. 1 48 (72) Е.А.Шурмухин (53) 681.325(088.8)

{56) Авторское свидетельство СССР

Р 1084779, кл. Н 03 М 7/00, 1984.

Авторское свидетельство СССР

9 1042010, кл. Н 03 М 7/00, 1982. (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА

В ДВОИЧНО-ДЕСЯТИЧНЬФ (57) Изобретение относится к области автоматики и цифровой вычислительной техники и может быть использовано при построении двоично-десятичных преобразователей. Целью изобретения является расширение класса решаемых задач за счет обеспечения возможности преобразования двоично-шестидесятиричного кода в двоично-десятичный и двоично-десятично-шестидесятиричный коды, поступающие как младшими, так и старшими разрядами вперед. Поставленная цель достигается за счет введения в сумматор преобразователя, осуществляющий последовательное накопление разрядных эквивалентов, блока коррекции, выполненного на ПЗЬ, с возможностью изменения функции коррекции, и распределения импульсов, обеспечивающего реализацию всех режимов преобразования. 3 ил., 4 табл.

1 )?807

Изобретение относится к автоматике, телемеханике и вычислительной технике и может быть использовано при построении преобразователей в двоично-десятичный код, двоичный код, в двоично-десятично-шестидесятиричный, для преобразования двоичных кодов с масштабированием.

Цель изобретения — расширение класса решаемых задач за счет обеспе- 10 чения возможности преобразования двоично-шестидесятиричного кода в двоично-десятичный и двоично-десятично-шестидесятиричный коды, поступающие как младшими, так и старшими раз- 5 рядами вперед.

На фиг.1 изображена структурная схема предлагаемого преобразователя; на фиг.2 — временная диаграмма рабо-. ты распределителя импульсов; на 20 фиг.3 — структурная схема распределителя импульсов.

Преобразователь содержит генератор 1 импульсов, распределитель 2 импульсов, счетчик 3, формирователь

4 эквивалентов, тетрады комбинационного сумматора 5, группу блоков 6 коррекции, вход 7 выбора закона преобразования, тетрады регистра 8. Блоки

5, 6 и 8 в совокупности образуют накопительный сумматор 9, выходы кото- рого являются информационными выходами 10 и 11 преобразователя. Распределитель 2 импульсов имеет выход 12

cHHxpocHI íÿëΠВыхОд 13 сигналОВ 35 сопровождения, выход 14 сигнала сброса и кодовый выход 15. На вход распределителя импульсов поступает кодовая посылка с информационного входа

16 преобразователя. 40

Распределитель 2 импульсов обеспечивает выделение из входного сигнала импульсов кода (выход 15), импульсов слов и формирование импульсов сопровождения преобразованного кода (вы- 45 ход 13), формирование импульсов фазировки (выход 14), тактовых синхроимпульсов (выход 12). Распределитель

2 импульсов состоит из двух элементов И 17 и 18, четырех одновибрато- So ров 19 — 22 и элемента НЕ 23 (фиг.3).

Счетчик 3 формирует двоичный код номера разряда преобразуемого кода.

02 2 двоично-десятичный производится по одному и тому же алгоритму. Различие только в содержании программы, "жестко" заложенной в формирователе 4 эквивалентов. При преобразовании кодов, следующих старшими разрядами вперед, программные. линейки с меньшим адресом содержат эквиваленты старших разрядов, при преобразовании кодов, поступающих младшими разрядами вперед, программные линейки с меньшим адресом содержат эквиваленты младших разрядов. B предлагаемом варианте реализации количество программ, заложенных в устройстве, равно восьми

Восемь программ, заложенных в формирователе 4, позволяют производить преобразование следующих кодов, поступающих младшими или старшими разрядами вперед: двоичного кода в двоично-десятичный, двоичного кода в двоично-десятичный код секунд, минут и градусов, двоично-шестидесятиричного в двоично-десятичный код и двоично-десятичного кода в двоичный.

Значения соответствующих эквивалентов приведены в табл.1-4.

Выбор закона преобразования осуществляется по коду номера программы, поступающему на вход 7 преобразователя от внешнего абонента. Код но мера программы со входа преобразователя поступает на адресные входы трех старших разрядов формирователя 4 эквивалентов и блока 6 коррекции. Количество формирователей 4 эквивалентов равно количеству тетрад преобразования.

Комбинационный сумматор 5 представляет собой двоичный сумматор и прецназначен для суммирования потетрадно эквивалентов текущего разряда с суммарным значением ранее поступивших разрядов.

Блок 6 коррекции хранит значения эквивалентов тетрадных кодовых сумм.

Выбор значения эквивалента производится по коду числа, поступающего на его адресные входы с выхода сумматора 5. Конструктивно блок 6 коррекции может быть реализован на постоянном запоминающем устройстве. ю

Преобразование кодов, поступающих младшими или старшими разрядами вперед, преобразование двоично-десятичного кода в двоичный, преобразование двоично-шестидесятиричного кода в

Регистр 8 предназначен для хранения суммарного значения тетрадных эквивалентов разрядов преобразуемого кода, т.е. на их выходах формируется результат конечного преобразования, 1280702 который и поступает на выход преобразователя.

Накопительный сумматор 9 состоит из сумматора 5, блока 6 коррекции, регистра 8 и обеспечивает формирова,ние выходного кода, который является выходным кодом преобразователя.

Преобразователь работает следующим образом.

Разряды кода (вход 16) поступают 10 на вход преобразователя и на первый вход распределителя 2 импульсов, на второй вход которого поступают импульсы тактовой частоты с генератора

1 импульсов, которые формируются од- 15 новибратором распределителя 2 импульсов и поступают на счетный вход счетчика 3 (номеров разрядов преобразуемого. кода). Двоичный код номера преобразуемого разряда с выхода счетчи- ?О ка 3 поступает на адресные входы формирователя 4 эквивалентов, на выходе которого устанавливается значение тетрадного эквивалента преобразуемого разряда, соответствующее его ад в 25 ресному входу. С выхода формировате:ля 4 значение тетрадного эквивалента поступает на входы комбинационного сумматора 5, на первые входы которого поступает информация с регистра 8. 30

Результат суммирования с выхода комбинационного сумматора 5 поступает на адресные входы младших разрядов блока 6 коррекции, на выходе которого устанавливается значение эквивалента суммы, и поступает на информационные входы регистра 8, а единица переноса поступает на вход переноса сумматора

5 старшей тетрады.

Вьщеленные на элементе И 17 и щ сформированные по длительности на одновибраторе 19 распределителя 2 им— пульсы кода поступают на управляющие входы регистра 8 и своим задним фронтом заносят результат суммирования, поступающий с блока 6 коррекции, в регистр 8 (промежуточных сумм). При

J отсутствии единицы разряда кода запись в регистр 8 не производится.. Импульсы тактовой частоты (выход 12) после занесения значения эквивалента промежуточной суммы в регистр 8 добавляют единицу в счетчик 3 (номеров разрядов преобразуемого кода) и цикл повторяется.

После поступления из входного потока последнего разряда слова на элементе И 18 распределителя 2 вьщеляются импульсы слов, которые формируются одновибратором 21 и в качестве импульсов сопровождения преобразованной информации поступают на выход преобразователя (выход 13). Задним фронтом одновибратора 21 запускается одновибратор 20, импульс с выхода которого (выход 14) поступает в качестве импульса сброса на сбросовые входы формирователя 4 эквивалентов и выходного накопительного сумматора

9, устанавливая в нулевое положение счетчик 3 и регистры 8 (промежуточных сумм). Цикл преобразования слова закончен. Следующее слово обрабатываетая аналогичным образом.

Таким образом, предлагаемый преобразователь позволяет вести преобразование двоичного кода, поступающего как младшими, так и старшими разрядами вперед, в двоично-десятичный код и двоично-десятично-шестидесятиричный, преобразование двоично-шестидесятиричного в двоично-десятично-шестидесятиричный.

Формула изобретения

Преобразователь двоичного кода в двоично-десятичный, содержащий генератор импульсов, формирователь эквивалентов, счетчик, комбинационный сумматор, состоящий из тетрад, группу блоков коррекции, регистр, состоящий из тетрад, разрядные выходы которых являются информационными выходами преобразователя и соединены с первой группой входов соответствующих тетрад комбинационного сумматора, вторые группы входов которого соединены с соответствующими выходами формирователя эквивалентов, адресные входы младших разрядов которого соединены с выходами счетчика, разрядные выходы и выход переноса 1 -й тетрады комбинационного сумматора

=1 — и, где д вЂ, число разрядов выходного кода) соединены соответственно с разрядными входами и входом переноса l --го блока коррекции группы, разрядные выходы которого соединены с

\ разрядными входами т -й тетрады регистра, выход переноса 1-ro блока коррекции группы соединен со входом переноса + 1)-й тетрады комбинационного сумматора, отличающийся тем, что, с целью .расширения класса решаемых задач за счет обеспечения возможности преобразования двоичношестидесятиричного кода в двоично-де12 омер линейки ормирователя 4

НоДвоично-двЬятичные эк в ивале н ты

Вес разряда мер разряда млад- старий ВП ший ВП

32 18

17

34

35

36

37

12

64

128

40

256

512

42

1024

2048

44

4096

45

8192

47

16384

8 + 20 + 40 + 100 + 200 + 400 + 2тп +

+ 10m + 20m

2 + 4 + 10 + 20 + 100 + 400 + lm + 4m +

+ 20m + 40m

4д

32768

49

65536

2 + 10 + 20 + 40 + lm + 10m + 20m + 100тп

4 + 40 + 100 + Zm + 20m + 40m + 200m

131072 50

262144 51

19 сятичный и двоично-десятично-шестидесятиричный коды, поступающие как младшими, так и старшими разрядами вперед, в него введен распределитель импульсов, а блоки коррекции группы выполнены на ПЗУ, адресные входы которых соединены с входами выбора закона преобразования преобразователя, информационный вход которого соединен с информационным входом распределителя импульсов, тактовый вход которого соединен с выходом генератора импульсов, выход сброса распределителя им80702 6 пульсов соединен со входами сброса тетрад регистра и входом сброса счетчика, счетный вход которого соединен с выходом синхроимпульсов распределителя импульсов, кодовый выход которого соединен со входами записи тетрад регистра, выход сигнала сопровождения распределителя импульсов соединен с .входом сигнала сопровождения преобра10 зователя, входы выбора закона преоб" разования которого соединены с адресными входами старших разрядов формирователя эквивалентов.

Таблица 1

2+4+10

2 + 10 + 20

4 + 20 + 40

8 + 20 + 100

2 + 4 + 10 + 40 + 200

2 + 10 + 100 + 400

4 + 20 + lm

8 + 40 + 2m

2 + 4 + 10 + 80 + 4m

2 + 10 + 80 + 100 + 8m

4 + 80 + 100 + 200 + 2m + 4тп + 10пт

1280702

Таблица 2

Двоично-десятичные эквиваленты

НоНомер линейки формирователя 4

Вес разряда мер раэ- ряда млад- старший ВП ший ВП

96 82

97 81

99

2+ 4+ 10

2 + 10 + 20

20 + 40

20 + 100

40 + 200

80 + 400

20 + 40 + 100 + 800

20 + 100 + 800 + Im

200 + 400 + lm + 2m

16

100

77

102

103

120

240

104

480

105

960

106

107

1920

3600

108

200+ lш+ 2m+ 4m

69

109

7200

400 + 4m + 10m

800 + 8ш + 20тп

200 + 400 + lm + 2m + 4m + 10m + 40m

200 + lm + 4m + 10тп + 100тп

2m + 4ш + 10m + 200m

14400

110

28800 lll

57600 112

115200 113

216000 114

17

64 Таблица3

Двоичный эквивалент

Вес

Номер линейки формирователя 4

Нораэ— ряда мер раэряда млад в старший ВП ший ВП

160

150. 1

149 2

161

148 4

162

ПРодолжение табл,3 е ДВОичный Зквнналент (1280702

° и ° \

Номер линейки фориирователй 4 (V

Вес развщад- стар-. ший ВП йий ВП

147 8

146 2 + 8

145 4 + 16

144 8+ 32

143 16 + 64

142 . 4 + 32 + 64

141 8 + 64 + 128

140 16 + 128 + 256

139 32 + 256 + 5!2

163

164

165

166

80

167

168

100

200

169

170

400

171

800

)38 8 + 32 + 64 + 128 + 256 +

+ 512

172

13

137 16 + 512 + 1024

136 32 + 128 + 256 + 512 +

+ 1024 + 2048

135 512 + 1024 + 2048 + 4096

173

14

174

15

175

134 16 + 256 + 512 + 1024 + 8192

176

133 32 + 512 + 1024 + 2048 + 16384

177

132 64 + 1024 + 2048 + 4096 + 32768

131 128 + 2048 + 4096 + 8192 + 65536

178

179

80m

180

100m

181

200m

128 )28 + 5)2 + 2048 + 4096 + 131072 +

+ 262144

182

400m

130 32 + 128 + 512 + 1024 + 32768 + 65536

129 64 + 256 + 1024 + 2048 + 65536 + 131072

1280702

:Т а б л и ц а 4

Номер линейки формирователя 4

НоВес

:Эквивалент с, мин, град. разряда мер разряда старший ВП младший ВП

224

212

225

210

226 209

227

2 +4 +10

2+)0+20

4 +1

8 + 2

+4 +10 +4"

2 +10 +20 +8"

4+)+2+4+10

8 + 4 + 10 + 20

2 +4 +10 +8 + )

2 +10 +20 +2 +4-+ )О" +

208

228

207

229

206

230

205

231

128

204

256

232

203

512

233

1024

234

202

201

2048

235

200

236

4096

8192

237

4 +1 +2 + 10" + 20 +4

16384 238

198

+4 +1 +8

8 + 2

239

197

32768

+8 +10

240

2 + 4 + 10 + 2 + 10

196

65536

131072 241

2 +10 +20 +4" +20 +2 +

+ 4е + )pî+ 2pî

195

194 4 + ) + 8 + 40 + 2 + 10 +

+ 20 + 40

262144 242

+20+1+4+

8 -"8 +10

+ 40 + )00

524288 243

193

1048576 244

2 + 4 + 10 + 2 + 4 + 10 +

+ 1 + 10 + 80 + 200

1280702

Разрн Ь юг

12 — имп л;гл п актс. /(77 фц2. 2 5Г))ч.,".п) )Гды

7З

Составитель M. Аршавский

Редактор А. Ревин Техред В.Кадар Корректор М, Самборская

Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 7133/58

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4