Преобразователь двоичного кода в двоично-десятичный

Преобразователь двоичного кода в двоично-десятичный

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

И3ОБРЕТЕ Н ЙЯ

Союз Советсиик

Социалистических

Респубееик (1691844 (61) Дополнительное к авт. свид-ву (22) Заявлено 06.07.77 (21) 2505621/18 — 24 с присоединением заявки .Ж (23}Приоритет (51) М. Кл.

G 06 F 5/02

Гесудерствеиный еоапее

СССР ее делам нзобретеннй к открытей. Опубликовано 15.10.79. Бюллетень М 38

Дата опубликования описания 15.10,79 (53 ) УД К 681.325 (088.8) E. А. Шурмухин и К. В. КоролевЧ (72) Авторы изобретения (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА

В ДВОИЧНΠ— ДЕСЯТИЧНЫЙ

Изобретение относится к области цифровой вычислительной техники и может быть использовано при построении устройств преобразова-. ния информации.

Известен преобразователь двоичного кода в двоично-десятичный, содержащий двоичные комбинационные сумматоры весов двоичпо-десятичных разрядов, выполненные на двоичных полусумматорах и блоках переносов (11. Недостатком известного устройства является боль- . шой объем необходимой аппаратуры.

Наиболее близким решением данной технической задачи является преобразователь двоичного кода в двоично-десятичный, содержащий ярусы суммирующих блоков, выходы суммирующих блоков каждого яруса соединены со входами суммирующих блоков соседнего стар1 щего яруса, а входы суммирующих блоков младшего яруса соединены с шинами входного кода (21.

Недостатком известного устройства является его относительно большая сложность и низкая надежность, Белью предлагаемого устройства является упрощение преобразователя и повышение его надежностй.

Это достигается тем, что i-й (i = 1 — . -ф) ярус, где n — число разрядов двоичного кода, содержит (n — 3i) сумматоров по модулю десять, первые входы которых имеют вес 2, 1 второй н третий входы имеют вес 2, четвертый вход имеет вес 2, выходы переноса трех старших сумматоров по модулю десять i:ro яруса соединены с четвертым, вторым и первым вхопами старшего сумматора по модулю десять . +1)-го яруса соответственно, выходы перен с" остальных сумматоров по мбдулю десять, за исключением младшего, i-ro яруса соединены с первыми входами соответствующих сумматоров по модулю десять (i+1)-го яруса, четвертый и второй входы старшего сумматора по модулю десять первого яруса соединены с шинами входного кода с весами 2" и 2 соответственно, первые входы остальных сумматоров по модулю десять первого яруса соединены с соответствующими шинами входного кода, первый выход, имеющий вес

»

691844 Ф. ,(2, сумматора по модулю десять соединен вый ярус, поступает один разряд преобразуе-, с четвертым входом..соседнего младшего сум- мого двоичного числа, а на. сумматор 1 — три

I I матора по модулю десять того же яруса, вто- старших разряда преобразуемого двоичного рой и третий выходы, имеющие вес 2, сум- числа. матора по модулю соединены с одноименными 5 На выходах первого яруса преобразователя входами соседнего младшего сумматора по мо- образуются (n — 4) результата суммирования, дулю десять того же spyci, выходы младших кратных 10, которые посту»»ают на вход втосумматоров по модулю десять всех ярусов рого яруса преобразователя и четыре младших и выходы переноса сумматоров по модулю де-. разряда двоично-десятичного числа — (2,2,2 ),, сять cTаршего я1 уса соединены с вйходными o 10, 2 1D rйоступающие на вйход преобщянами . Кроме того, предложенйое уатройст- - разователя. Младший разряд двоичного числа 2 во."отличается тем, что в нем"сумматор по в преобразовании не участвует. модулю. десять содержит шесть .з ймЫтбв : : Второй ярус""преобразования состоит из

И-.НЕ и три элемента ИЛИ вЂ” HR, выходы пер- . (и — 6)-ти сумматоров 1,.На вы@щах второго вйх трех элементов И.-HE coegrrrrerrrr, с нн - .:. 5 яруса преобразователя образуются (n — 7) реверсными входами четвертого, йятого .и шее- зультатов суммировайия, кратнйх: 10 и, четыйХод первого элемента ИЛИ вЂ” НЕ соединен "с,.-:: числа — (2, 2, 2з) 10, 2. 10 и т.д. инверснь»м входом Первого элемента И вЂ” НЕ и : Каждый сумматор 1 по модулю десять еос нь»ходом:второго элемента .И вЂ” БЕ, второй 2О: держит" шесть элементов И-НЕ 2 —:7, айализивход —,:, :с выходом перв<В элемента И-HE, . рующж наличие двоичных эквивалентов пре- с первь»м,входом второго элемента ИЛИ вЂ” НЕ . образуемого числа на входах"сумматора н три н с первйж входом шестого элемента И вЂ” ЙЕ, элемента ИЛИ вЂ” HE 8 —:10, формирующих выхода вь»ход первого элемента ИЛИ вЂ” HE является" "ные сигналы, причем входы элементов И вЂ” НЕ

25 выходом переноса с ъ»матора rio модудю де- " 2, 3, 4 и»трямые входы элементов И-НЕ

Сять, первьй вход которого "соединен c первы- S, 6, 7 являютея входами. сумматора 1 "rro мн :входами "второго, третьего и r6rrого эле-,, "" модулю Десять",- выходы элементов И-BE 2, . ментов И вЂ” НЕ, второй вход соединен с riepirrx 3,, 4 соединены с инверсными входами элеменвходом первого элемента И вЂ” НЕ и первым .: тов И-НЕ 5, 6, 7,первый вход .элемента

30 . вход сумматора цо модулю десять соединен . мента И вЂ” НЕ 2 и выходом И вЂ” НЕ 3, второй м:втбрь»м входом третьего элемента И вЂ” НЕ и - вход — с выхбдом элемейта И вЂ” НЕ 2 и вто-" первым входом третьего элемента ИЛИ вЂ”.AE, :.:::" " "рьМ инверснь»м входом элемента И-НЕ 7, второй вход которого соединен со "вторьЫ ., входы элемента ИЛИ вЂ” НЕ 9 соединены с вйхо- входаи второго элемента ИЛИ вЂ” BE, вь»ходом .. дами элементов И вЂ” НЕ 2, 6, 7, входы элемен35 австро "элемента И вЂ” HP и вторым выходом,:; ., та ИЛИ вЂ” НЕ. 10 .: соедйненны с вь»ходами суюийатора iro модуао десять, третий ьход <: элементов И вЂ” Bf э, 7 и.инверсным" входом, ется т»ервьтм вь ходом сумматора- rio модулю, дами сумматора 1 по модулю десять. деФть, третий <уйход которого соединен -c вы-: . Вначале" рассмотрим работу сумматора 1 при ходом второго элемента ЙЛ٠— НБ,- третий вход условии, что кблиЧество разрядов преобразуекотфого соединен с выход6м йятого элеме1г- - Moro числа П = 10. та И-НЕ,"четвертйй вход сумматора по "iso;, Элемент И вЂ” HE 3 анализ

gyro десять соедийен со. вторыми входами riep - . (2 ) и 7-ro (2 ) разрядов преобразуемого

45 "a ь

iso, втор@то н шестого элементов И вЂ” НЕ,: "."".:; двоичного числа.

На фиг."1 представлена структурная схема::. При одновременном присутствйи этих раз- . йре0браэователя..:-:;..- ": : .:.::, .: .:.„:,." ., .: .- .. :." "рядов с выхода элемента И вЂ” HE поступает заНа фиг. 2 - блок-схема "сумматора iro ..: прещающнй потейциал на инверсные входы

50 модулю" десять., .-;..:,:::..". -..: .,:: " .. элементов И HE 2 и 6 и разрешающий поПредлагаемый преобразователь содерЖит .:. :.: . тенциал иа элемент ИЛИ вЂ” НЕ 8. поСледовательно соедййенные- сумматоры 1 цо : . На выход суьпиатора 1 по Mogyiiro десять модулю десять, которйе образуют j >f:: .: с выхода элемента ИЛИ вЂ” НЕ 8 поступает сигяРуса, Первый ярус содержит (n-3) сумма-: : нал, несущий значенйе 2" 10 ...

55 тора 1 rro модулю десять,.где n — количество Элемент И вЂ” HE 2 анализирует наличие 9-го

pasprrgos преобразуемого двоичного числа,. На . (2 ) и 8-го (2т) разрядов. преобразуемого

° ° вход каждого комбинационного сумматора - . двоичного числа. При одновременном наличии

t . .

1 — 1п, кроме первого 1» образующих пер- этих разрядов и отсутствии запрещающего.по1

691844

5 тенциала с выхода элемента 3 (7.й разряд двоичного числа отсутствует) с выхода элемента И-НЕ 2 поступает. запрещающий потенциал на инверсный вход элемента И вЂ” НЕ 5 и разрешающие потенциалы на элементы ИЛИ вЂ” НЕ 5

8 и 9. ( На выход сумматора 1 по модулю десять с выходов элементов ИЛИ вЂ” НЕ 8 и 9 поступают сигналы, несущие значение 2 10 и 2в..

При наличии только 8-го (2 ) разряда

: .двоичного числа с.выхода элемента И HE 2 поступает разрецтающий нотейциал на инверсный вход элемента И вЂ” НЕ 5. 8-й. разряд двоичного чистка (2 ) через элемент 5 и элемент

ИЛИ вЂ” НБ 10 поступает на выход сумматора 1 ло- модуао "десять.

При наличии только 7-ro разряда двоичного числа (2 ) на инверсныи вход элемента

И-НЕ б с вйхода элемента 3 поступает раз20 решающий потенциал, 7-й разряд двоичного кода через элемент И вЂ”.НБ б и элемейт ИЛИ вЂ” HE

9 поступает- на выход сумматора l по модулю десять.

При наличий, только 9-го (2 ) разряда двоЙчиого числа на. инверсные входы эпемента

Й вЂ” ЙЕ 7 поступают разрешающие потейпиаль1

c ýëåìåíòîâ И вЂ” НЕ .2 и 4, Kotopbie разрешают фрохожденйе 9-ro разряда через элемент 7 на юсупы элементов ИЛИ вЂ” НЕ 9 и 10.

В этом случае на выход комбинационного сумматора 1 с выходов элемейтов ИЛИ-НЕ

Сочетания выходных сигналов сумматора 11 с

640+256 = г 10 + 2 640 —.."128 = 2в 10 + 2

512, 256, 128 .512; 256

640 = 2 .10

512, 128

:256, 128

256:128 = 2в + 2т

128

256 2в .256+128+128 = 2а + 2т +. 2в

256.512

1 аким образом, сумматор 1 формирует двоично-десятичный эквивалент двоичного чис. ла (2 ° 10 ), Образующиеся при этом остатки имеют веса. 2в и 2 . Двоично-десятичСочетанйя разрядов на входах суйматора 11

9, 10 и элемента И-HE 7 поступают сигналы, несущие значения 2в, 2, 2в соответственно.

Преобразование двоичного кода в двоичнодесятичный осуществляется .следующим образом.

Разряды преобразуемого двоичного числа поступают на сумматоры первого яруса преобразования;

На 1-й сумматор первой ступени преобразования (1 фиг. 1) поступают 3 старших раз1 ряда преобразуемого двоичного числа. При и = 10 зти разряды имеют веса: 2 = 512, 2в = 256, 2 = 128.

На выходе сумматора могут .возникнуть следующие сочетания поступающих на -преобразовайие разрядов:

1) 512, 256, 128

2) 512, 256

3) 512, 128

4) 256, 128

5) 128

6) 256

7) 512

Сумматор по модулю десять осуществляет преобразование поступающих на его "вход раз1 рядов двоичного чиспа в величину, кратную

10а, где а — номер яруса преобразователя..

Образующиеся прй этом остатки имеют значения, равные весам последующих за старшим разрядом двоичного числа.

Сумматор 1 осуществляет следующие преобразования. ный эквивалент преобразуемого двоичного числа с выхода сумматора 1 поступает для

:дальнейшего преобразования йа второй ярус преобразователя, а образую(диеся остатки по-, 691844

3) 256, )28, )28

4) 256, 64

5) )28, 64

6) 256, )28, 128. 64

5 7) 64

8) 256, ) 28

9) 256, 128, 64.

Сумматор 1 осуществляет следующие преоб2 разования ступают на входы второго сумматора первого яруса

На вход сумматора 1 поступает также последующий (2 = 64) разряд преобразуемо го двоичного числа. .На входах сумматора 12 могут возникнуть следующие сочетания входных сигналов, 1) 256

2) 128

Сочетания разрядов на входах Сочетания выходных сигналов

I I сумматора 12 сумматора 12

256

128+64+64 = 27 + 2 + 26

128

128.256, 128 128

320+128+64 = 2 . 10 + 27 + 26

320 = 2 10

256, 64

128+64 = " + 2

128, 64

256, 128, 1 28, 64

320+)28+64+64 = 2з- 10 + 27 + 2 + 2

= 26

64

320+64 = 2 10 + 2

320+128 = 2з. IO + 22

256, 128

256, 128, 64

Таким образом, сумматор 12 формирует двоично-десятичный эквивалент двоичного числа (2 . 10 ), который поступает для дальнейшего преобразования на второй ярус преобразователя, и остатки, имеющие вес 2 и 26, которые

35 поступают на следующий сумматор первой сту. пени преобразователя — (На выходе последнего сумматора первого яруса 1 формируются сигналы 2, 10О, 2 х

«10, 2 10 и 2 10 (2, 4, 8, 10), которые 4

/ гявляются выходными сигналами преобразователя.

Сочетание разрядов на входах сумматора 1

Сочетание выходных сигналов

1 сумматора 1

320+)60+160 2з .)Oi + 24.)0i + 24 .)01

640

320

= 2з ° 10

320

160

160

800+160

800

800+320

320+160 2,10 + 24 IO

640, 320

640, 160

640, 320, 160

320, 160 (и — 3) значения двоично-десятичных эквивалентов с выходов первой ступени поступают для дальнейшего преобразования на второй ярус преобразователя.

Преобразование на втором ярусе преобразователя осуществляется аналогично преобразованию на первом ярусе. Но на выходах схем

2-й ступени преобразователя формируются двоично-десятичные эквиваленты, кратные 102, и остатки, кратные 10, Так, сумматор 1 осуществляет следующие преобразования:

24, 10

2з 10ã + 24 )OÓ

2,з . ) { ã

23 ° )02 + 2с ) 01

691844

При n = 10 число ярусов преобразователя а=2.

2-й ярус преобразователя в этом случае содержит и-6=4 комбинационных сумматора.

Двоично- десятичные эквиваленты, сформирован- 5 з ные. на сумматорах 11 ° 1», !» (2 ° 10 = 800,, 2» 10» 400,2 10» = 200) и на сумматоре

1д (2О ° 10 = 100, 2» 10 = 80, 2» ° 10» = 40, 2 10 = 20) являются выходными сигнала10 ми преобразователя.

Предлагаемый преобразователь позволяет осуществить преобразование п-разрядного двоичного кода в двоично-десятичный при сравнительно небольших аппаратурных затратах, так при увеличении разрядности преобразуемого двоичного числа на 1 количество комбинационных сумматоров увеличивается только на .1 в каждой ступени.

Использование предлагаемого преобразователя позволяет снизить аппаратурные затраты приблизительно в 5 раз по сравнению с известным устройством при и = 10. с

Формула изобретения

1. Преобразователь двоичного кода в двоично-десятичный, содержащий ярусы суммирующих блоков, выходы суммирующих блоков каждого яруса соединены со входами суммирующих блоков соседнего старшего яруса, а входы суммирующих блоков младшего яруса соединены с шинами входного кода, о тличающийся тем,что,сцелью упрощения. преобразователя и повышения его и-4 надежности, i-й 1i = 1 —; ) ярус, где n — число разрядов двоичного кода, содержит n — 3i сумматоров по модулю десять, первые входы которых имеют вес 2, второй 4о и третий входы имеют вес 2», четвертый вход имеет вес 2, выходы переноса трех старших сумматоров по модулю десять i-го яруса соединены с четвертым, вторым и первым входами старшего сумматора по модулю десять 4> (i+1)-го яруса соответственно, выходы переноса остальных сумматоров по модулю, за исключением младшего, i-го яруса соединены с первыми входами соответствующих сумматоров по мОдулю десять (i+1)-го яруса, четвертый и второй входы старшего сумматора по модулю десять первого яруса соединены с, шинами входного кода с весами 2" и 2" ,соответственно, первые входы остальных сум маторов по модулю цесять первого яруса соединены с соответствующими шинами входно10 го кода, первый выход, имеющий вес 2 сумматора по модулю десять, соединен с четвертым входом соседнего младшего сумматора по модулю десять того же яруса, второй и третий выходы, имеющие вес 2 сумматора по модулю десять соединены с одноименными ,входами соседнего младшего сумматора по модулю десять того же яруса, выходы младших сумматоров по модулю десять всех ярусов и выходы переноса сумматоров по модулю десять старшего яруса соединены с выходными шинами.

2. Преобразователь двоичного кода в двоично-десятичный по и. 1, о т л и ч а юшийся тем, что в нем сумматор по модулю десять содержит шесть элементов И вЂ” HE и три элемента ИЛИ вЂ” НЕ, выходы йервых трех элементов И вЂ” НЕ соединены с инверсными входами четвертого, пятого и шестого элементов И вЂ” HE соответственно, первый вход первого элемента ИЛИ вЂ” HE соединен с инверсным входом первого элемента И вЂ” НЕ и с выходом второго элемента И-НЕ, второй вход— с выходом первого элемента И вЂ” HE, с первым входом второго элемента ИЛИ вЂ” НЕ и с первым входом шестого элемента И вЂ” НЕ, а выход первого элемента ИЛИ вЂ” НЕ является выходом переноса сумматора по модулю десять, первый вход которого соединен с первыми входами второго, третьего и пятого элементов И вЂ” HE, второй вход соединен с первым входом первого элемента.И вЂ” НЕ и первым входом четвертого элемента И вЂ” HE, третий вход сумматора по модулю десять соединен со.вторым входом третьего элемента И вЂ” НЕ и первым входом третьего элемента ИЛИ вЂ” HE, второй вход которого соединен со вторым входом второго элемента ИЛИ вЂ” НЕ, .выходом шестого элемента

И вЂ” НЕ и вторым выходом сумматора по модулю десять, третий вход третьего элемента

ИЛИ вЂ” HE соединен с выходом четвертого элемента И вЂ” HE, а выход является первым выходом сумматора по модулю десять, третий выход которого соединен с выходом второго элемента ИЛИ вЂ” НЕ, третий вход которого соединен с выходом пятого элемента И вЂ” HE, четвертый вход сумматора по модулю десять соединен со вторыми входами первого второго, шестого элементов И-НЕ, Источники информаций, принятые во внимание пр» экспертизе

1. Авторское свидетельство СССР _#_ 476561, кл. 6 06 F 5/02, от 1972.

2. Computer Оеащп.1974, 13, У 3, с. 100—

102...