Устройство для суммирования в избыточной системе счисления

Устройство для суммирования в избыточной системе счисления

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при построении цифровых вычислительных машин высокого быстродействия . Цель изобретения - повышение быстродействия. Устройство содержит п сумматоров по модулю, каждый из которых содержит первый и второй дешифраторы двоичного кода в код один из р. (J 1,п), матричный сумматор по модулю, формирователь сигналов переноса первую группу из трех шифраторов по основанию Р , первый блок из m групп по пять шифраторов по основаниям с Р по Р , второй блок из k групп по девять шифраторов по основаниям с P„,.л ° т4.к первый мультиплексор , первую группу из m мультиплексоров , вторую группу из k мультиплексоров , блок местного управления и соответствующие связи. Это позволяет повысить быстродействие сумматора . 5 ил.

СОЮЗ СО8ЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1290 1 (5Р 4 G 06 F 7 ?2

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

00 ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPbITHA

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3879175/24-24 (22) 28.03.85 (46) 15.02.87. Бюл. N 6 (71) Московский институт инженеров гражданской авиации (72) В.Г.Евстигнеев и О.В.Евстигнеева (53) 681. 325 ° 5 (088. 8) (56) Авторское свидетельство СССР

В 824198, кл. G 06 F 7/49, 1979.

Авторское свидетельство СССР

У 118871, кл. G 06 F 7/49, 1984. (54) УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ

В ИЗБЫТОЧНОЙ СИСТЕМЕ СЧИСЛЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано при построении цифровых вычислительных машин высокого быстродействия. Цель изобретения - повышение быстродействия. Устройство содержит и сумматоров по модулю, каждый из которых содержит первый и второй дешифраторы двоичного кода в код один из Р. (j = 1,п), матричный сумматор по модулю, формирователь сигналов переноса первую групI пу из трех шифраторов по основанию

P,,первый блок из m групп по пять

1 шифраторов по основаниям с P no

P,, второй блок из k групп по девять шифраторов по основаниям с

P по Р,„„первый мультиплексор, первую группу из m мультиплексоров, вторую группу из 1 мультиплексоров, блок местного управления и соответствующие связи. Это позволяет повысить быстродействие сумматора. 5 ил.

1 129031

Изобретение относится к вычислительной технике и может быть исполь зовано при построении цифровых вычислительных машин высокого быстродействия ° 5

Цель изобретения — увеличение быстродействия устройства.

На фиг. 1 представлена структурная схема устройства для суммирования в избыточной системе счисления; 1О на фиг. 2 — структурная схема шифраторов группы 12; на фиг. 3 струкгурная схема шифраторов одной группы из m групп шифраторов 13-1, 15 ..., 13-m на фиг. 4 — структурная схема шифраторов одной группы из групп шифраторов 14-1, ..., 14-k на фиг. 5 — функциональная схема блока местного управления, 1 20

Операция суммирования в избыточной r-й системе счисления выполняется по правилам

+ Y; ) — r . t., (х;

t;

= О и)

uJ +

1 где -1

Я.= в

4О при д„,;„ при при — 1макс > мака у; а макос Х; +

X; +

Х; +

Устройство (фиг. 1) содержит первый и второй дешифраторы двоичного кода в код один из "Р " I.и 2 сумматора по модулю Р, первый и второй дешифраторы "двоичного кода в код один из P„ „." 3 и 4 j-го сумматора (j = 1 m) по модулю Р„., первой группы, первый и второй дешифраторы двоичного кода в код один из

P 5 и 6 i-ro сумматора (i

m+i+i — 1, k) по модулю P . второй группы, матричный сумматор 7 и по модулю Р,, матричный сумматор 8 по модулю Р,, матричный сумматор

О1+

9 по модулю Р „, формирователь

10 сигналов переноса, блок 11 местного управления, первую группу шифраторов 12, группу шифраторов 13,группы из m групп шифраторов 14, первый мультиплексор 15, мультиплексор

16 первой группы, мультиплексор 17 второй группы, входы 18 и 19 первого и второго операндов, выход 20 суммы устройства.

Блоки местного управления содержат первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый элементы И 24 — 32, первый, второй, третий, четвертый, пятый, шестой элементы ИЛИ 33 — 38, первый, второй, третий, четвертый, пятый, шестой входы 39-44 блока местного управления, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый, двенадцатый, тринадцатый, четырнадцатый, пятнадцатый, шестнадцатый, семнадцатый выходы 45-61 блока местного управления.

В основу работы устройства положено следующее.

В качестве основания избыточной системы счисления принята величина

r. Р/ — 4, где P = (1 P,; P.

У э =1 основания СОК; V — количество оснований СОК. Это означает, что цифры

r-й избыточной системы счисления r/2, r/2-1,...,2, 2, О, 1, 2,..., г72-1, r/2 j кодируются кодом СОК по

V основаниям в искусственной форме представления, когда в качестве нуля принята величина Р/2/. Положительные и отрицательные r-e цифры кодируются при этом в виде

Х = Р/ :+ 1Х), Х = P/ +1Х!

Шифраторы группы, шифраторы одной группы из m групп шифраторов, шифраторы одной группы из k групп шифраторов (соответственно фиг. 2, фиг. 3, фиг. 4) содержат первую,вторую и третью группы элементов ИЛИ

21.1, 21.2, 21 ° 3, первую, вторую, третью, четвертую и пятую группы элементов ИЛИ 22.1, 22.2, 22.3, 22.4, 22.5, первую, вторую, третью, че гвертую, пятую, шестую, седьмую, восьмую и девятую группы элементов ИЛИ

23.1, 23.2, 23.3, 23.4, 23.5, 23.6, 23.7, 23.8, 23.9.

Следовательно операция сумми1 рования выполняется в два такта: в первом такте вычисляется поразрядная сумма d; и формируется вектор

5О переноса, во втором такте формируется окончательное значение поразрядной суммы $;„

Обозначим E. = Х; + Y; тогда

55 для величины S; в зависимости от значений t., приходящих с младшего r-го разряда, и значений t<,формируемых данным r-м разрядом, можно записать таблицу.

90314 4

+1 г t -! — 1 t = 0

I 1 +r — 1 f — 1 Š— r

r 0

%- т

E+ r (+r+1 (+1 r+1 t,,=+i формирователь 10 сигналов переноса может быть выполнен так, как в прототипе.

Устройство работает следующим образом.

Исходные операнды в избыточной

r-й системе счисления, представленные кодом СОК по Ч= m+k+1 основаниям в искусственной форме, поступают на дешифраторы (1-6-k) двоичного кода в код один из P„ (j = 1,m+

+k+1), с выходов которых поступают на входы соответствующих 3-ых матричных сумматоров по модулю Р„ (7-9-k). Результат сложения вида (Х; +

+ Y„)(mod P„ = E (mod с Р„) выходов сумматоров в коде один иэ P " посJ тупает на соответствующие входы формирователя 10 сигналов переноса и на входы соответствующих шифраторов кода " 1 из P. в двоичный код" (12J

14), с выходов которых в виде E,f+

+1,С вЂ” 1,(+2,4-2,Е+rf-r

4+r — 1,E+r+1,Е-r-2,fИз таблицы видно, что блок 11 местного управления должен формировать девять управляющих сигналов, а сумматор по каждому иэ оснований

СОК должен формировать девять различ. ных значений суммы, одно из которых с помощью соответствующего управляющего сигнала с блока 11 местного управления будет передано на выход устройства. Однако получающаяся при этом избыточность аппаратуры (9 раз) может быть уменьшена соответствующим выбором оснований СОК.

Блок 11 местного управления (фиг. 5) формирует управляющие сигналы на мультиплексоры в соответствии с таблицей. Девять элементов И с

24 по 32 на два входа формируют девять сигналов (девять клеток в таблице), которые либо поступают на выход (группа с 53 по 61), либо с помощью элементов ИЛИ (группа 33-35)

:и группа 36-38) объединяются, образуя группы 48-52 и 45-47.

r + 2 поступает на информационные входы соответствующих мультиплексоров (15- 17-4.). Одновременно с шифраторами работают формирователь 10 сигналов переноса и блок 11 местного управления. Первый (10) формирует сигналы переноса t. в старший r-й

1 разряд (-1, О, +1), а второй (11) на основе собственных сигналов переноса

t с блока 10 и сигналов переноса

t;, с младшего r-го разряда формирует на своих выходах сигналы, управляющие выдачей на выходы мультиплексоров, (15-17-k) соответствующих результатов (см. табл.).

Формула изобретения

Устройство для суммирования в избыточной системе счисления, содержащее группу из m матричных сумматоров по модулю P. (j =1, mP. !

Ф1 J t1 основания системы остаточных классов

m — количество оснований системы остаточных классов для которых r

25 — 1 (mod P. ), где г с Р/р- 4,P =

=ИР, r — основания избыточной систе30 "мь счисления, V=- m+i+1 — количество оснований системы остаточных классов, i = 1, k, где k — количество оснований системы остаточных классов для которых r Ф 1 (mod P ) и

r ф (mod P.), m пар дешифраторов кода "один из P. первой группы, JeI формирователь сигналов переноса, ш групп шифраторов кода "один из

P,., в двоичных код" по три шифра40 тора в каждой группе, причем первая и вторая группы входов матричных сумматоров группы соединены соответственно с группами выходов первого и второго дешифраторов кода "один

45 из Р,, соответствующей пары дешифраторов кода "один из P. " пер".

4+1 вой группы, первый, второй, третий выходы формирователя переноса являются соответственно выходами отрица50 тельного, нулевого и положительного переноса устройства, а информационные входы формирователя сигналов переноса первого по ш-й соединены соответственно с выходами матричных сумматоров по модулю Р,„ с первого по ш-й, входы первых и вторых дешифраторов кода "один из Р„,„ " каждой пары дешифраторов кода "один из Р„- „ " первой группы соединены с

5 129031 входами разрядов с второго по (m+

+1)-й соответственно первого и второго операндов устройства по основаниюР„,, отличающе еся тем, что, с целью увеличения быстродействия, в устройство введены в каждую группу из m шифраторов кода "один из Р„-„ " по два шифратора кода "один из P ", первый и

jti второй дешифраторы двоичного кода в код один из Р„" (где P, — основания системы остаточных классов для которых r = 0 (mod Р.), матричный

J сумматор по модулю Р,, группа из трех шифраторов кода "один из р 15 первый мультиплексор, блок местного управления, первая группа из m мультиплексоров, 1 пар дешифратсров кода "один из Р . " (где Р основания системы остаточных клас- 20 сов), группа из k матричных сумматоров по модулю Р „... k групп, шифраторов кода "один из P,, " по девять шифраторов в каждой, вторая группа иэ k мультиплексоров, причем входы первого и нторого дешифраторов кода "один из P " соединены с входа1 ми первых разрядов соответственно первого и второго операндов устройства по основанию Р,, выходы первого З0 и второго дешифраторов кода "один из Р " соединены соответственно с

f первой и второй группами входон матричного сумматора по модулю Р, выход которого соединен с (ш+1)-м 35 входом формирователя сигналов переноса и с входами шифраторов кода один из P,, выходы которых соединены соответственно с информационными входами первого мультиплексора, 40 выход которого является выходом результата устройства по модулю Г,, выходы m матричных сумматоров по модулю P соединены с входами ,1+

11 TI ,,шифраторов кода один из Р. соот- 45 ветствующиз групп, выходы которых соединены с информационными входами соответствующих мультийлексоров первой группы, выходы которых являются выходами, результата по модулю 50 P. „, входы разрядов с (m+2)-го по (m+i+1) é соответственно первого и второго операндов устройства соединены соответственно с входами первых и вторых дешифраторов кода "один 55 из P " соответствующей пары вто%+a+q рой группы, группы выходов которых соединены соответственно с первой, 4 6 второй группой входов одноименных матричных сумматоров по модулю .., выходы которых соединены соответственно с входами формирователя сигнала переноса с (m+2)-го по (m+i+1) -й и с входами шифраторов кода "один из P,, „ соответствующих групп, выходы которых соединены с информационными входами соответствующих.мультиплексоров второй группы, выходы которых являются выходами результата устройства по модулю Р,;„ > блок местного управления содержит девять элементов И, шесть элементов ИЛИ, причем первый информационный вход блока соединен с первыми входами первого, второго и третьего элементов И, второй информационный вход блока соединен с первыми входами четвертого, пятого и шестого элеМентов И, третий информациснный вход блока соединен с первыми входами седьмого, восьмого

7 девятогс элементов И, четвертый, пятый, шестой информационные нходы блока местного управления являются входами соответственно отрицательного, нулевого и положительного переноса из младшего r-го разряда еР устройства, четвертый информационный вход блока местного управления соединен с вторыми входами третьего, четвертого и восьмого элементов И, пятый информационный вход блока местного управления соединен с вторыми входами второго, пятого и девятого элементов И, шестой информационный вход блока местного управления соединен с вторыми входами первого и седьмого элементов И, выход восьмого элемента И соединен с первым входом первого элемента ИЛИ,второй вход которого соедйнен с выходом четвертого элемента И и первым входом второго элемента ИЛИ,второй вход которого соединен с выходом девятого элемента И и с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом второго элемента И и первым входом четнертого элемента ИЛИ, второй вход которого соединен с выходом шестого элемента И и с первым входом пятого элемента ИЛИ, второй вход которого соединен с выходом первого элемента

И и первым входом шестого элемента

ИЛИ, второй вход которого соединен с выходом пятого элемента И и третьi 29031 им входом третьего элемента ИЛИ, третий вход первого элемента ИЛИ соединен с выходом третьего элемента И, выход седьмого элемента И соединен с третьими входами пятого и 5. шестого элементов ИЛИ, ныходы первого, пятого, третьего элементов

ИЛИ блока местного управления соединены соответственно с входами разрешения выдачи Е, Г -1, E — 1 первого мультиплексора, выходы шестого, четвертого, второго элементов ИЛИ, первого и восьмого элементов И соединены соответственно с входами разрешения выдачи Е, Е + 1, à — 1, 15

5 + 2, f — 2 мультиплексоров первой группы, выходы пятого, шестого, четвертого, второго, девятого, третьего, первого, восьмого, седьмого элементов И соединены соответственно с входами разрешения ньдачи Я

1+1) $ — 1, Е-r) E+r, f + à — 1, f + r + 1, 6 + r — 2, (+ r + 2 мультиплексоров второй группы, выходы отрицательного, нулевого и положительного переноса устройства соедииены соответственно с первым, вторым, третьим информационными входаМи блока местного управления.

1290314

Подписное

ВНИИПИ Заказ 7903/47

X X 1 Х-1 Z+r Х-r Х+ --1 X r 1 -1 Z-r+1

Фиг.4

Фиг,5

Тираж 67 3

Произв.-полигр. пр-тие, r. Ужгород, ул. Проектная, 4

Ф2

43 фф

r-7 г+1

r-g 2

7