Устройство связи для вычислительной системы

Устройство связи для вычислительной системы

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, может быть использовано в многопроцессорных вычислительных системах и позволяет повысить быстродействие вычислительной системы. В состав устройства входят блок 1 синхронизации, блок 2 дешифраторов , группа коммутаторов 3-1,..., 3-М, где М - количество модулей в вычислительной системе, группа регистров 4-1,...,4-м и группа блоков 5-1,..., 5-м сопряжения. К блокам 5-1 5-м сопряжения группы подключены модули 6-1,...,6-м вычислительной системы . На фиг. 1 приведен пример вычислиельной системы, состоящей из четырех модулей (М 4). В процессе работы при помощи коммутаторов 3-1 ,. .., 3-4 группы модули 6-1,...,6-4 вычислительной системы обмениваются информационными словами, причем все заявки на обмен удовлетворяются параллельно за один такт работы устройства при условии, что они не адресуются к одному модулю. При возникновении конфликтной ситуации блок 2 дешифраторов формирует признак столкновения заявок, по которому блок 1 синхронизации организует последовательное обслуживание модулей вычислительной системы. 6 ил. S (Л САЭ СП СО

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

УР . (:" ф, 9

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

/ (21) 4024385/24-24 (22) 18.02.86 (46) 07.06.87. Бюл. И- 21 (72) И.А. Калинин, А.В. Горбатенко, Г.А. Лунев и И.Л. Островский (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 898413, кл. G 06 F 13/14, 1980.

Авторское свидетельство СССР

И- 734654, кл. С 06 F 13/14, 1977. (54) УСТРОЙСТВО СВЯЗИ ДЛЯ ВЫЧИСЛИ—

ТЕЛЬНОЙ СИСТЕМЫ (57) Изобретение относится к вычис.— лительной технике, может быть использовано в многопроцессорных вычислительных системах и позволяет повысить быстродействие вычислительной системы. В состав устройства входят блок 1 синхронизации, блок 2 дешифраторов, группа коммутаторов 3-1,..., 3-M где М вЂ” количество модулей в вы„„SU„„1 15990 А1 числительной системе, группа регистров 4-1,...,4-M и группа блоков

5-1,...,5-Mсопряжения.К блокам 5-1,..., 5-M сопряжения группы подключены модули 6-1,...,6-М вычислительной системы. На фиг. 1 приведен пример вычисли-ельной системы, состоящей из четырех модулей (M = 4). В процессе работы при помощи коммутаторов 3-1,..., 3 — 4 группы модули 6-1,...,6-4 вычислительной системы обмениваются информационными словами, причем все заявки на обмен удовлетворяются параллельно за один такт работы устройства при условии, что они не адресуются к одному модулю. При возникновении конфликтной ситуации блок 2 дешифраторов формирует признак столкновения заявок, по которому блок 1 синхронизации организует последовательное обслуживание модулей вычислительной системы. 6 ил.

1 13159

Изобретение относится к вычислительной технике и может применяться при создании многопроцессорных вычислительных систем.

Цель изобретения . — повышение быст" 5 родействия вычислительной системы.

На фиг. 1 представлен пример функциональной схемы устройства связи для вычислительной системы из четырех модулей; на фиг. 2 — функциональ- Ю ная схема блока синхронизации; на фиг. 3 — функциональная схема блока дешифраторов; на фиг. 4 — функциональная схема коммутатора; на фиг.5— функциональная схема блока сопряжения, на фиг. 6 — функциональная схема блока управления блока сопряжения.

Устройство связи для вычислительной системы (фиг. 1) содержит блок 1 синхронизации, блок 2 дешифраторов, 20 группу 3 коммутаторов 3-1,...,3-4, группу 4 регистров 4-1,...,4-4, группу 5 блоков 5-1,...,5-4 сопряжения и модули 6-1 6-4 вычислительной системы, причем информационные входывыходы блоков 5-1,...,5-4 сопряжения являются информационными входами (выходами) 7-1,...,7-4 устройства, входы-выходы управления передачей информации блоков 5-1,...,5-4 сопряжения являются входами (выходами) 8-1,..., 8-4 управления устройства, информационные выходы блоков 5-1,...,5-4 сопряжения группы подключены к информационным входам 9-12 соответствующих коммутаторов 3-1,...,3-4 группы и к соответствующим информационным входам 13-16 блока 2 дешифраторов, выход 17 признака столкновения заявок которого подключен к тактовым вхо40 дам 18 всех блоков 5-1,...,5-4 сопряжения группы, выход k ãî коммутатора группы (k l,...,k-4) подклю-. чен к информационным входам 19-21 всех, кроме k-ro, регистров 4-1,..., 45

4-4 группы, информационные выходы

22- 1,..., 22-4 которых подключены к информационным входам соответствующих блоков 5-1 5-4 сопряжения группы, 50 выходы 23-25, 26-28, 29-31 и 32-34 блока 2 дешифраторов подключены к входам установки направления коммутации соответствующих коммутаторов 3-1,..., 3-4 группы. Выходы 35-38 разрешения передачи информации блока 1 синхронизации подключены к входам опроса соответствующих коммутаторов 3-1,...,3-4 и входу признака приема информации с

90 2 соответствующего блока 5-1,...,5-4 сосопряжения группы.

Блок 1 синхронизации (фиг. 2) содержит элементы ИЛИ 39-42, число которых равно количеству модулей 6 системы, блок 43 формирователей, дешифратор 44, устанавливающий соответствие между двоичной комбинацией кодов на его входах и одним из выходов 4548, двоичный счетчик 49, элементы И 50 и 51, инвертор 52 и генератор 53.

Блок дешифраторов (фиг. 3) содержит элементы 54-65 И, число которых определяется выражением X (M-)), где

М вЂ” количество модулей 6, входящих в вычислительную систему, компараторы 66-69, элементы И 70-72, элементы ИЛИ 73 и ?4.

Коммутаторы 3-1,...,3-4 (фиг. 4) содержат группы 75-77 элементов Иl, Ир, где р — количество информационных разрядов в приемных регистрах.

Блоки 5-1,...,5-4 сопряжения (фиг. 5) содержат приемный регистр 78, блок 79 передачи информации, блок 80 управления и буферный регистр 81.

Блок 80 управления (фиг. 6) выполнен на элементах И 82-87, элементах 88 и 89 задержки, триггерах 90 и 91 И имеет выход 92 элемента 88 задержки (выход занесения информации в приемный регистр 78 блока 5-k), выход 93 элемента, И 82 (выход сигнала "Сброс" ), вход 94 элемента И 86 (выход признака "Свободно" при передаче),вход 95 элемента И 84 (вход сигнала выборки), вход 96 элемента 88 задержки (вход сигнала выполнения обмена), вход 97 элемента И 82 режима

"Чтение", вход 98 элемента И 86 (вход готовности обмена), выход 99 триггера 90 (выход сигнала "Свободно" ), вход 100 элемента И 85 (вход признака "Свободно" при приема), выход 101 элемента И 85 (выход сброса буферного регистра), вход 102 элемента И 87 (выход сигнала "Запись" ), вход 35 элемента И 83 (тактовый вход блока

5-k сопряжения), вход 18 элементов

И 85 и 82 (вход признака приема информации в буферный регистр 81).

В качестве модулей 6 системы могут использоваться процессоры, блоки оперативной памяти, каналы ввода-вывода и т.п.

Устройство работает следующим образом. ного регистра 81 в модуль 6 системы, и одновременно при наличии запроса в приемный регистр 78 адаптера поступает новая информация.На этом такт работы устройства заканчивается.

131599-

В процессе взаимодействия модули вычислительной системы, реализуя свои алгоритмы обработки данных, обмени— ваются информационными словами. Информационное слово может содержать как информацию, так и быть запросом на чтение информации но адресу, указанному в слове. При подготовке устройства к работе все регистры, счетчики и элементы приходят в исходное 10 состояние, блоки 5 — 1,...,5 — 4 — в состояние "Свободно". По пуску устройства генератор 53 в блоке 1 синхронизации начинает вырабатывать две серии сигналов А и Б, сдвинутые от- 15 носительно друг друга на величину Т, где Т вЂ” такт работы блока 5 †. При поступлении запроса из модуля 6 напередачу информации устройство по состоянию блока 5-k "Свободно" и сиг.- 20 налу 5 генератора 53 производит прием информации в приемный регистр 78.

При этом разряды слова, соответствующие адресу получателя, подаются в парафазном коде непосредственно на блок 2, который вырабатывает сигналы, устанавливающие направление передачи информации. Одновременно компараторы 66-69 определяют есть ли в текущем такте запросы на передачу информации от двух разных модулей 6 к одному, т.е. проверяют наличие столкновения заявок. Если признак столкновения заявок отсутствует, в одном такте об— служиваются все заявки на передачу информации по сигналу А генератора 53.

После этого выполняется сброс приемного регистра 78 сигналом с элемента И 82 блока 80 управления и он переходит в состояние "Свободно". При этом длительность сигнала А выбирается достаточно малой, чтобы до начала переходных процессов в приемном регистре 78 адаптера передать информацию через элементы коммутирующих мат45 риц в приемный регистр 4-k. Информация запоминается в приемном регистре 4-k и далее через блок 79 передачи заносится в буферный регистр 81 по сигналу с элемента 89 задержки. По сигналам "Свободно" на выходе 99 и

"Готовность" от модуля (вход 98) происходит передача информации из буферо 4

При появлении сигнала на выходе 17, т.е. при запросах на обмен в одном такте к одному модулю от двух и более модулей системы, например, 1 -3, 2 3 (от первого и второго модуля к третьему), одновременно с появлением сигналов переноса информации на соответствующих выходах сигнал совпадения попоявляется на выходе элемента И 71 и далее на выходе элемента ИЛИ 74. Сигнал А генератора, пройдя через эле— мент И 50 на счетный вход счетчика 49 (в рассматриваемом случае он двухразрядный), переключает выходной сигнал дешифратора 44 с первого 48 выхода на второй 45. При этом блок 43 формирователей выдает на вход элемента ИЛИ 39 сигнал только для коммутирующей матрицы 3-1, и передача информации происходит только от первого модуля к третьему. В следующем такте работы устройства, если аналогичная ситуация не появляется, т.е. нет одновременного обращения к одному модулю от двух и более модулей, происходит групповой перенос информации в соответствии с рассмотренными алгоритмом работы, т.е. в рассматриваемом случае происходит передача от второго модуля к третьему, так как на выходе элемента ИЛИ 74 сигнал отсутствует и синхросигнал А поступает через эле- мент И 51 на все элементы ИЛИ 39-42.

В противном случае, т.е. при повторном появлении сигнала на шине 17, сигнал А, поступив на счетчик 49, переключает дешифратор 44 с второго

45 на третий 46 выходы. При этом формирователь 43 выдает сигнал на элемент ИЛИ 40 и далее на выход 36. Таким образом осуществляют передачу информации от второго модуля. Блок 43 стробирующих сигналов построен так, что после выдачи четвертого сигнала счетчик 49 сбрасывается в состояние, соответствующее появлению сигнала на первом выходе дешифратора 44. Как видно из схемы блока 1, при двух и более заявках на обмен с одним модулем в такте работы устройства выбор первой передачи информации произволен, т.е. им может быть любой модуль

6-k из указанного примера, что зависит от предыдущего состояния синхронизирующего блока 1, в частности, от состояния счетчика 49.

Указанный алгоритм переноса информации позволяет за один. такт удо13159 влетворить одновременно несколько, а в частном случае и все запросы на обмен, при условии, если эти запросы не адресуются к одному модулю. В противном случае возникает конфликтная ситуация. Для определения этой ситуации и реализации нормальной работы устройства связи при ее возникновении используются компараторы 66-69 блока 2, а также элементы 39-43, 44 и. 49 f0 синхронизирующего блока 1, позволяющие в этом случае последовательно выполнить обращение к требуемому модулю и тем самым исключить конфликтную ситуацию. Более того, указанный алго- 15 ритм работы устройства позволяет избежать эффекта монополизации при любых соотношениях быстродействий модулей, поскольку удовлетворяются все запросы одновременно или последова- 20 тельно, а выработка синхросигналов последовательного опроса осуществляется без возврата на начало опроса, т.е. счетчик 49 блока ) синхронизации не устанавливается принудительно внешними сигналами в какое бы то ни было состояние (кроме первоначального сброса).

Формула и з о б р е т е н и я

Устройство связи для вычислитель.ной системы, содержащее блок синхронизации, группу блоков памяти и группу блоков сопряжения, причем информационные входы-выходы блоков сопряжения являются информационными $5 входами-выходами устройства, входывыходы управления передачей инфор90 6 мации блоков сопряжения являются входами-выходами управления устройства, информационные выходы блоков памяти подключены к информационным входам блоков сопряжения, о т л и ч а ю— щ е е с я тем, что, с целью повы4 шения быстродействия устройства, в него введены группа коммутаторов и блок дешифраторов, а блоки памяти выполнены в виде регистров, причем информационные выходы блоков сопряжения группы подключены к информационным входам соответствующих коммутаторов группы и к соответствующим информационным входам блока дешифраторов, выход признака столкновения заявок которого подключен к входу управления режимом блока синхронизации, тактовый выход которого подключен к тактовым входам всех блоков сопряжения группы, выход k-го .коммутатора группы (k = 1,...,M, где M — количество модулей в вычислительной системе) подключен к информационным входам всех, кроме k-го, регистров группы, информационные выходы которых подключены к информационным входам соответствующих блоков сопряжения группы, выходы блока дешифраторов подключены к входам установки направления коммутации соответствующих коммутаторов, выходы разрешения передачи информации блока синхронизации подкпючены к входам опроса соответствующих коммутатОров к входу признака приема информации соответствующего блока сопряжения группы. я

1315990

Фиг. 5

1315990 к 79

Составитель А. Мишин

Редактор О. Головач Техред .Н.Глущенко Корректор А. Зимокосов

Заказ 2365/52 Тираж б72 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4