Усилитель считывания

Усилитель считывания

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано при создании интегральных полупроводниковых схем памяти. Цель изобретения -повышение быстродействия усилителя считывания .Цель достигается тем,что в него введены транзисторы выборки , - ключевые и опорный управляющие транзисторы, включенные по схеме с общей базой, имеющей большее быстродействие , чем схема с общим эмиттером . 1 ил. 00 а сл

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (И) А1 (51) 4 G 11 С 7/06 г

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4017997/24-24 (22) 27.01.86 (46) 07.06.87. Бюл. ¹ 21 (72) А.С.Попель, М.П.Сахаров, Е.В.Григорьев, M.Î.Áoòâèííèê и И.В.Черняк (53) 681.327.66 (088.8) (56) Авторское свидетельство № 664221, кл. G 11 С 7/06, 1978.

Авторское свидетельство № 1104581, кл. G 11 С 7/00, 1978. (54) УСИЛИТЕЛЬ СЧИТЫВАНИЯ (57) Изобретение относится к области вычислительной техники и может быть использовано при создании интегральных полупроводниковых схем памяти. Цель изобретения — повьппение быстродействия усилителя считывания. Цель достигается тем,что в него введены транзисторы выборки, ключевые и опорный управляющие транзисторы, включенные по схеме с общей базой, имеющей большее быстродействие, чем схема с общим эмиттером. 1 ил.! 131604

Изобретение относится к области вычислительной техники и может быть использовано при создании интегральных полупроводниковых схем памяти.

Цель изобретения — повышение быстродействия усилителя считывания.

На чертеже представлена принципиальная схема усилителя считывания.

Усилитель считывания содержит информационные входы 1 и 2, информационный выход 3 усилителя считывания, делители 4 и 5 напряжения, каждый из которых состоит из двух резисторов, первые выводы делителей напряжения и эмиттеры первого управляющего 6 и уси-15 лительного 7 транзисторов подключены к общей шине 8, вторые выводы делителей 4 и 5 напряжения подключены к базам первого 9 и второго 10 нагрузочных транзисторов и эмиттерам второго 11 и третьего 12 управляющих транзисторов, средняя точка первого

4 делителя напряжения соединена с базой первого 6 управляющего транзистора, а средняя точка второго 5 де25 лителя напряжения соединена с базой усилительного 7, коллектором первого 6 управляющего и эмиттером второго 11 нагрузочного транзисторов, эмиттер первого 9 нагрузочного транзистора соединен с коллектором 7 усилительного транзистора и является информационным выходом усилителя счи ывания, коллекторы второго ll и третьего 12 управляющих транзисторов, первые выводы первого 13, второго 14 и третьего 15 резисторов и коллекторы первого 16 и второго 17 согласуюпих трачэисторов подключены к шине 18 питания, эмитте- 4р ры первого 16 и второго 17 согласующих транзисторов соединены с эмиттерами первого 19 и второго 20 ключевых транзисторов, коллекторы которых соединены с коллекторами первого 9 и второго 10 нагрузочных транзисторов, базы первого 16 н второго 17 согласующих транзисторов соединены с вторыми выводами первого 13 и второго 14 резисторов и коллекторами первого 21 и второго 22 транзисторов выборки, эмиттеры которых являются информационными входами 1 и 2 устройства, базы транзисто-. ров 21 и 22 выборки соединены с эмит- 55 терами первого 23 и второго 24 опорных транзисторов, второй вывод третьего 15 резистора подключен к

5 2 базе и коллектору первого опорного транзистора, бала н коллектор второгс 24 опорного транзистора соединены с базой первого 19 и второго 20 ключевых транзисторов и источником 25 тока, вывод которого подключен к общей шине 8.

Предлагаемый усилитель считывания работает следующим образом.

При включении источника питания между шиной 18 питания и общей шиной

8 протекание тока по цепи входа 1 и отсутствие тока по входу 2 образуют разность напряжений на резисторах

13 и 14 за счет того, что ток входа ! передается транзистором 21 и создает падение напряжения на резисторе

13. Эмиттерные повторители на транзисторах 16 и 17 передают напряжения н» эмиттеры транзисторов 19 и 20. На резисторе !5, транзисторах 23 и 24 и источнике тока 25 выполнен источник опорных напряжений для баз транзисторов 19, 20 и 21, 22.

За счет того, что базы транзисторов 19 и 20 подключены к одному источнику опорного напряжения, а на их эмиттеры подаются разные напряжения, транзистор 20 открывается, а транзистор 10 закрывается, при этом открываются транзисторы 12 и 7 и сигнал попадает на выход 3 усилителя считывания. При понижении напряжения на коллекторе транзистора 7 до заданной величины включается транзистор 9 и забирает часть тока базовой цепи транзистора 12, ограничивает тем самым ток базы транзистора 7 и степень его насыщения. Величина напряжения на коллекторе транзистора 7 задается соотношением резисторов делителя 5.

При отсутствии тока по входу 1, протекании тока по цепи входа 2 соответственно открывается транзистор

l9 и транзисторы 11, 10 и 6. При этом транзистор 6 шунтирует базовую цепь транзистора 7 и ускоряет его выключение.

Ф о р м у л а изобретения

Угиит- ь сч!вания содержащий усилительный, управляющие, нагрузочные, переключающие транзисторы, делители напряжения, первые выводы каждого из которых и эмиттеры первого управляющего и у"илительного транзисторов подключены к общей шине, вторые выводы делителей напряжения подключены к базам первого и второго

3 1316045 4

Составитель Я.Ершова

Техред Л.Олийнык

Редактор А.Ворович

Корректор С.Шекмар

Заказ 2369/54 Тираж 589 Подписное

BHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4 нагрузочных транзисторов и эмиттерам второго и третьего управляющих транзисторов соответственно, средняя точка первого делителя напряжения соединена с базой первого управляющего транзистора, а средняя точка второго делителя напряжения соединена с базой усилительного, коллектором первого управляющего и эмиттером второго нагрузочного транзисторов, эмиттер первого нагрузочного транзистора соединен с коллектором усилительного транзистора и является информационным выходом усилителя считывания, коллекторы второго и третьего управляющего транзисторов подключены к шине питания, о т л и ч а ю шийся тем, что, с целью повышения быстродействия усилителя считывания, в него введены ограничительные резисторы, транзисторы выборки, опорные и согласующие транзисторы, источник тока, причем первые выводы первого., второго, третьего ограничительных резисторов и коллекторы первого и второго согласующих,транзисторов подключены к шине питания, эмиттеры первого и второго согласующих транзисторов соединены с эмиттерами первого и второго ключевых транзисторов, коллекторы которых соединены с коллекторами первого и второго нагрузочных транзисторов, базы первого и второго согласующих транзисторов соединены с вторыми

10 выводами первого и второго ограничительных резисторов и коллекторами первого и второго транзисторов выборки, эмиттеры которых являются информационными входами устройства, 15 базы транзисторов выборки соединены с эмиттерами первого и второго опорных транзисторов, второй вывод третьего ограничительного резистора подключен к базе и коллектору перво20 го опорного транзистора база и

1 коллектор второго опорного транзистора соединены с базами первого и второго ключевых транзисторов и первым выводом источника тока, второй вывод которого подключен к общей шине.