ЧЕРНЯК ИГОРЬ ВЛАДИМИРОВИЧ

  Союз Советским Социалистических Республик пщ 6I7844 ОП ИСАЙ ИИ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 05.01;77 (21) 2438047/18-21 с присоединением заявки № (23) Приоритет (43) Опубликовано 30.07.78. Бюллетень № 28 (45) Дата опубликования описания 25.07.78 (51) М. Кл.е Н ОЗК 19/00 Государственный комите1 Совета Министров СССР...

  ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советскик Социалистические Республик (и)858102 (61) Дополнительное к авт. свид-ву (22) Заявлено 28.03.77 (2I ) 2469986/18-24 (5!)М. Кл. Q 1 1 С 1 1/34 с присоединением заявки М )Ьеударетеенньй комитет СССР (23) Приоритет ао делам нзееретеннй н отерытнй Онубликоваиа 23.08.81. Ьюялетеиь Рй 11 Дата опубликования онисаиия...

  О Л И С А Н И Е < 942 50 ИЗО6РЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Респубики (6I ) Дополнительное к авт. саид-ву (22)Заявлено 04.12.80 (2I) 3214291/18-24 с присоединением заявки М (23) П риоритет— (5I)M. Кл. G 11 С 11/34 Риявретееееьй кемнтет СССР вв левам изобретение в отерытвй Опубликовано 07.07.82. бюллетень М 25 (53) УДК 681.327 (088.8)...

  ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских C оцмвлксткческкх Республик G ..11 С 11/40 Государственный комитет СССР но делам изобретений и открытий (23) Приоритет— (53) УДК 681. 327. .66(088.8) Опубликовано 300882. бюллетень Мо 32 Дата опубликования описания 30,08.82 d В. В. Баринов, В. И. Кимарский, Д. E. Ковалд у, . Ю. И. Кузовлев, A. A. Орликовск...

  ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик (61) Дополнительное к авт. сеид-ву(22) Заявлено 020781 (21) 3313523/18-24 (S1} М. КП. G 11 С 11/40 с присоединением заявки hK2— (23) Приоритет— Государственный комитет СССР но деяам изобретений н открытий (33} YQ(681, 327, 6 (088.8) Опубликовано 23.01.83, Бюллетень М 3 Дата опубл...

  (72) Авторы изобретеиия Ю.Н.Еремин, А.С.Федонин и И.B. (71) Заявитель (54) ИНТЕГРАЛЬНАЯ ЛОГИЧЕСКАЯ СХЕМА Изобретение относится к микроэлект- . ронике и может быть использовано в вычислительной технике и в системах дискретной автоматики. Известен инвертор,. в котором повы5 шение быстродействия обусловлено тем, что крутизна фронтов выходного импульса сохраняется, а амплитуда пе...

  УСИЛИТЕЛЬ СЧИТЫВАНИЯ, содержащий переключающие транзисторы, резисторы , диоды, усилительный, управляющие и нагрузочные транзисторы, причем базы первого и второго переключающи.х транзисторов являются соответственно первым и вторым входами устройства, выходом которого является коллектор усилительного транзистора , эмиттеры переключающих транзисторов соединены с первым выводом перво...

  ФОРМИРОВАТЕЛЬ СИГНАЛОВ ЗАПИСИ И СЧИТЫВАНИЯ, содержащий переключающие транзисторы спервого по двенадцатый, первый управляющий транзистор, источники тока, резисторы и усилительные транзисторы с первого по пятый, эмиттеры которых соединены с первьдми выводами резисторов с первого по пятый, а базы с первым выводом шестого резистора и эмиттером первого переключающего резистора, коллек...

  УСИЛИТЕЛЬ СЧИТЫВАНИЯ, содержащий первый и второй транзисторы , коллекторы которых подключены к шине питания, эмиттер первого транзистора подключен к аноду первого диода, третий и четвертый транзисторы, эмиттеры которых подключены к общей шине, база третьего транзистора подключена к средней точке первого резистивного делителя, I один яэ выводов которого подключен |к общей шиНе, ко...

  1. ПРЕОБРАЗОВАТЕЛЬ УРОВНЯ СИГНАЛА ДЛЯ УСИЛИТЕЛЯ СЧИТЫВАНИЯ, содержащий входной транзистор, включенный JIO схеме эмиттерного повторителя , база которого является входом преобразователя, коллектор соединен с шиной питания, а эмиттер подключен к одному выводу первого резистора, отличающийся тем, что, с целью повьппения надежности и точности преобразования логических уровней в диапаз...

  УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИНТЕГРАЛЬНЫХ ШКРОСХЕМ ПАМЯТИ, содержащее генераторы импульсов, подключенные к первому блоку управления , последовательно соединенные первьй и второй формирователи управляющих сигналов, входы первого из которых соединены с выходами генераторов импульсов и одним из выходов первого блока управления, выход второго формирователя управляютЕих сигналов является п...

  ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО , содержащее элементы памяти, один вывод каждого из которых соединен со словарной , а другой - с опорной шинами, генератор тока хранения, один вывод которого подключен к опорной шине, а другой - к шине нулевого потенциала, генератор тока разряда и блок разряда, состоящий из двух п-р-п-транзисторов, база первого из которых подключена к щине опорного напряже...

  Изобретение относится к области вычислительной техники и может быть использовано для контроля работоспособности интегральных микросхем памяти . Целью изобретения является повьшение достоверности контроля за счет создания режима помех по цепям питания проверяемых микросхем памяти с изменяемой в заданном диапазоне амплитудой и параметрической оценки области работоспособности микрос...

  Изобретение относится к вычислительной технике и может быть использовдно при создании полупроводниковых интегральных схем. Целью изобретения является снижение потребляемой мощности. Преобразователь сигна- :лов для усилителя считывания содержит нагрузочные транзисторы, резисторы , диоды, ключевые транзисторы, усилительные транзисторы. Ключевые транзисторы служат для переключения п...

  Изобретение относится к области вычислительной техники и может быть использовано при создании интегральных полупроводниковых схем памяти о Целью изобретения является упрощение формирователя. Упрощение схемы достигается за счет совмещения в одном дифференциальном каскаде функций переключения и деления тока для получения трех уровней выходящего сигнала: высокого, низкого и среднего...

  Изобретение относится к области вычислительной техники и может быть использовано при создании полупроводниковых схем памяти. Отличие предлагаемого технического решения от известных состоит в том, что, с целью упрощения схемы и повышения быстродействия , усилитель считывания построен по однокаскадной схеме, причем транзисторы дифференциального каскада выполняют одновременно функци...

  Изобретение относится к вычислительной технике и может быть использовано при создании оперативных запоминающих устройств в интегральном исполнении . Целью изобретения является повьппейие надежности устройства. Устройство содержит основной адресный накопитель, первый и второй дополнительные адресные накопители, основные и дополнительные усилители, первый и второй дешифраторы, перв...

  Изобретение относится к области импульсной техники. Может быть использовано при создании ИС согласования уровней . Цель изобретения - повышение надежности , достигаемое путем упрощения. Устройство содержит транзисторы 4, 5, 11, 16, 17 и 18, диоды Шоттки 21 и 22, диод 2, резисторы 3, 6, 8, 9 и 10. Для достижения поставленной цели в устройство введены диод Шоттки 24, диод 28, транз...

  Изобретение относится к запоминающим устройствам и может быть использовано при создании больших интегральных схем памяти. Цель изобретения - повышение быстродействия за счет нормированного увели чения тока разряда распределенных емкостей разрядных шин матричного накопителя . Запоминающее устройство содержит матричный накопитель, формирователь опорных напряжений, группу разрядных...

  Изобретение относится к области вычислительной техники и может быть использовано при создании интегральных полупроводниковых схем памяти. Цель изобретения -повышение быстродействия усилителя считывания .Цель достигается тем,что в него введены транзисторы выборки , - ключевые и опорный управляющие транзисторы, включенные по схеме с общей базой, имеющей большее быстродействие , чем...

  Изобретение относится к вычислительной технике и может быть использовано при создании оперативны.х запоминающих устройств в интегральном исполнении. Целью изобретения является снижение потребляемой мощности в режиме внещних обращений. Устройство содержит основной и дополнительный адресные накопители, ассоциативный накопитель, основные и дополнительный усилители, первый и второй д...

  Изобретение относится к полупроводниковым ЗУ и может быть использовано для создания БИС ОЗУ на биполярных транзисторах. Цель изобретения повьшение быстродействия устройства управления записью-считыванием (устройства выборки кристалла) за счет уменьшения логических перепадов. Устройство содержит пятнадцать ключевых п-р-п-транзисторов, одиннадцать опорных диодов, десять токоогранич...

  Изобретение относится к вычислительной технике и может быть использовано при создании в интегральном исполнении оперативнъ1х -запоминающих устройств со встроенной Sy55.j;-at: .;.. 4,v- коррекцией ошибок методом мажоритарного декодирования. Целью изобретения является повышение быстродействия и упрощение устройства. Устройство содержит основной и дополнительный накопители, блок код...

  Изобретение относится к комбинационным логическим схемам на биполярных транзисторах. Цель изобретения - повьппение быстродействия и снижение потребляемой мощности. Электрическая схема мажоритарного элемента построена на биполярных транзисторах. Переключатель тока второго информационного входа используется для инвертирования входного сигнала, благодаря , чему на базы транзисторов...

  Изобретение относится к вычислительной технике, в частности к запоминающим устройствам с коррекцией ошибок, и может быть использовано при создании последних в интегральном исполнении. Целью изобретения является повышение надежности работы устройства. Устройство содержит основной 1 и дополнительный 2 блоки памяти, блок 3 кодирования, блок 4 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок 5 мажори...