Полупроводниковый элемент памяти

Полупроводниковый элемент памяти

Иллюстрации

Показать все

Реферат

 

О Л И С А Н И Е < 942 50

ИЗО6РЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Респубики (6I ) Дополнительное к авт. саид-ву (22)Заявлено 04.12.80 (2I) 3214291/18-24 с присоединением заявки М (23) П риоритет— (5I)M. Кл.

G 11 С 11/34

Риявретееееьй кемнтет

СССР вв левам изобретение в отерытвй

Опубликовано 07.07.82. бюллетень М 25 (53) УДК 681.327 (088.8) Дата опубликования описания 07.07.82

В. В. баринов, B. И. Кимарский, Д. Е. Кова

Ю. И. Кузовлев, А. А. Орликовский и И. B. (72) Авторы изобретения

Московский институт электронной техники (71) Заявитель (54) ПОЛУПРОВОДНИКОВЫЙ ЭЛЕМЕНТ ПАМЯТИ

Изобретение относится к запомина. ющим устройствам и может быть исполь зовано в полупроводниковых запоминающих устройствах большой информационной емкости.

Известен полупроводниковый элемент памяти, содержащий три шины выборки, в котором инжекторы транзисторов типар-И- Р соединены адресной шиной, базы транзисторов типа p --n- P подключены к эмиттерам противоположных переключающих (триггерных) транзисторов типа И -p-и, эмиттеры переключающих транзисторов типа и-р- и соединены с разрядными шинами, с которых производится считывание информации в виде разности токов или разности потенциалов (I).

Недостаток элемента заключается ?o в невысоком отношении полезного сигнала к сигналу помехи, Наиболее близким техническим решением к предлагаемому является четырехтранзисторный полупроводниковый элемент памяти с инжекционным питанием, использующий три шины выборки и содержащий два транзистора

И-p- H типа, базы и коллекторы-которых соединены по триггерной схеме, а эмиттеры подключены к адресной шине, и два транзистора Р --И- Р типа, коллекторы которых соединены с коллекторами транзисторов и-Р-и типа, базы соединены между собой и подключены к адресной шине, а эмиттеры подключены к разрядным шинам, с которых производится считывание информации в виде разности токов или разности потенциалов Р23.

К недостаткам элемента следует отнести малый полезный сигнал (разность потенциалов на разрядных шинах) равный 10-20 мВ в режиме считывания информации, что обусловливает низкую помехозащищенность элемента памяти.

Цель изобретения — увеличение выходного сигнала считывания и повы94215 шение помехозащищенности элемента памяти.

Поставленная цель достигается тем, что в полупроводниковый элемент памяти, содержащиЙ два транзистора 5

И"Р-и типа, базы и коллекторы которых соединены по триггерной схеме, а эмиттеры подключены к адресной шине, два транзистора р --И- Р типа, коллекторы которых соединены соответствен- 10 но с коллекторами .транзисторов и- р- и типа, базы подключены соответственно к эмиттерам транзисторов И- -И типа, а эмиттеры — к соответствующим разрядным шинам, введены два диода, аноды которых соединены с эмиттерами, а катоды — с коллекторами транзисторов I -и- р типа.

На чертеже представлена принципиальная схема полупроводникового элемента памяти.

Полупроводниковый элемент памяти содержит два транзистора 1 и 2и -P-H типа, базы и коллекторы которых соединены по триггерной схеме, а эмиттеры подключены к адресной шине 3, два р -у1- р транзистора 4 и g p -и — p типа, коллекторы которых соединены с коллекторами транзисторов и 2, базы соединены между собой и подключены к адресной шине, а эмиттеры подключены к разрядным шинам 6 и 7, и два диода 8 и 9, аноды которых соединены с эмиттерами транзисторов 4 и

5, а катоды — с коллекторами. 35

Элемент памяти работает следующим образом.

В режиме считывания информации равные токи считывания ? втекают из разрядных шин б и 7 в элемент па40 мяти. Предположим, что элемент памяти находится в состоянии, когда транзистор 5 насыщен и коллекторным током насыщает транзистор 1. Тогда транзистор 2 работает в нормальном

45 активном режиме, но ток через него практически отсутствует, так как напряжение на р -у1-переходе эмиттербаза этого транзистора равно напряжению между коллектором и эмиттером насыщенного транзистора 1. Транзистор 4 также работает в нормальном активном режиме. Ток через диод 9 практически отсутствует, так как напряжение на диоде равно напряжению между коллектором и эмиттером насыщенного транзистора 5, таким образом практически весь ток считывания Io

0 4 из разрядной шины 7 протекает через насыщенный транзистор 5, а ток считывания из разрядной шины б распределяется между транзистором 4, работающим в нормальном активном режиме, и открытым диодом 8.

Полезный сигнал считывания тем больше, чем большая часть 1 тока считывания !р протекает через открытый диод 8. Соответственно, если весь ток разрядной шины протекает через транзистор 4 (отсутствуют диоды 8 и

9), то полезный сигнал считывания минимален. Как показывает расчет и экспериментальные данные при токе считывания 1р = 130 мкА полезный сигнал считывания (разность потенциалов на разрядных шинах б и 7) в элементе памяти без шунтирующих диодов 8 и 9 составляет 12 мВ. Введение шунтирую— щих диодов в элемент памяти позволяет увеличить полезный сигнал считыва ния до 49 мВ при токе считывания

Io = 130 мкА и токе открытого диода

I = 88 мкА. Помехозащищенность элемента памяти при этом возрастает в 4 раза.

Режим хранения информации аналогичен режиму считывания, с тем лишь отличием, что токи хранения, втекающие из разрядных шин 6 и 7 в элемент памяти, гораздо-меньше токов считывания (порядка мкА).

В режиме записи информации через одну из разрядных шин (например, через шину 6) в элемент памяти втекает ток записи равный току считывания, ток в другой разрядной шине (в данном случае в шине 7) отключается. При этом транзистор 4 насыщается и коллекторным током переводит транзистор 2 из нормального активного режима в режим насыщения. Транзисторы 1 и 5 выходят из режима насыщения и переходят в нормальный активный режим. Диод 8 практически перестает проводить ток, а диод 9 открывается.

Использование новых элементов диодов, шунтирующих транзистор P м -p типа, выгодно отличает предлагаемый элемент памяти от прототипа, так как позволяет увеличить полезный сигнал считывания информации и повысить помехозащищенность элемента памяти.

Формула изобретения

Полупроводниковый элемент памяти, содержащий два транзистора и -p --и тиСоставитель В. Рудаков

Редактор С. Юско Техред Т. Иаточка Корректор H. Демчик

Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, N-35, Раушская наб., д. 4/5

Заказ 4853/46

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

5 942150 6 па, базы и коллекторы которых соеди- шения помехозащищенности элемента па; нены по триггерной схеме, а эмиттеры мяти, он содержит два диода, аноды подключены к адресной шине, два которых соединены с эмиттерами, а ка .транзистора р-и- р типа, коллекторы тоды - с коллекторами транзисторов которых соединены соответственно с S p-и-Р типаколлекторами транзисторов и -р- п ти- Источники информации, па, базы подкпючены соответственно принятые во внимание при экспертизе к эмиттерам транзисторов И - р-и типа, 1. Патент GIN N 4158237. а эмиттеры - к соответствующим раз- кл. 365/154, опублик. 1979. рядным шинам, о т л и ч а ю щ и и - >o 2. Патент Франции 11 2345859, с я тем, что, с целью увеличения кл. Н 03 К 19/08, опублик. 1977 выходного сигнала считывания и повы- (прототип).