Вычислительная система

Вычислительная система

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, в частности к системам распределенной обработки информации , и может быть использовано для построения вычислительных сетей с локально распределенными ресурса- - ми. Цель изобретения - расширение класса решаемых задач. Вычислительная систему содержит блоки ввода, вывода и обработки информации, каждый из которых состоит из генератора случайных импульсов, коммутатора, операционного узла и регистра. Система позволяет за счет реализации нового .алгоритма работы моделировать транспортный поток на участках железных дорог. При этом каждый блок обработки информации моделирует в зависимости от условий, подаваемых на него с блока,либо элементарный блок-участок дороги, либо станцию. Информация о состоянии данного участка фиксируется блоком вывода. 1 з.п. ф-лы, 3 ил. Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

По ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3978070/24-24 (22) 18. 11.85 (46) 23.07.,87. Бюл. Л» 27 (71) Всесоюзный заочный институт инженеров железнодорожного транспорта (72) Н.Ма Кузнецова и В. В.Мусатов (53) 681.32 (088.8) (5e) Авторское свидетельство СССР

У 1116441, кл. G 06 G 7/70, 1983.

Патент США У 4428048, кл. G 06 F 15/16, 1984, (54) ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА (57) Изобретение относится к вычислительной технике, в частности к системам распределенной обработки информации, и может быть использовано для (д) 4 G 06 F 15/16 15/20.

/ построения вычислительных сетей с локально распределенными ресурсами. Цель изобретения — расширение класса решаемых задач. Вычислительная система содержит блоки ввода, вывода и обработки информации, каждый из которых состоит из генератора случайных импульсов, коммутатора, операционного узла и регистра. Система позволяет sa счет реализации нового,алгоритма работы моделировать транспортный поток на участках железных дорог. При этом каждый блок обработки информации моделирует в зависимости от условий, подаваемых на него с блока либо элементарный блок-учас- с:

Э

Ф ток дороги, либо станцию. Информация о состоянии данного участка фикснруе- -(/) тся блоком вывода. 1 з.п. ф-лы, 3 ил.

13

Изобретение относится к вычислительной технике, в частности к системам распределенной обработки информации, и может быть использовано для построения вычислительных сетей с локально распределенными ресурсами.

Цель изобретения — расширение клас-. са решаемых задач за счет функций моделирования распределенных систем, в частности транспортных потоков на участках железных дорог.

На фиг.1 приведена функциональная схема вычислительной системы; на фиг.2 — функциональная схема блока обработки информации; на фиг.3— блок-схема алгоритма, реализуемого каждым блоком обработки информации.

Вычислительная система (фиг.1) содержит блок 1 ввода, блок 2 вывода, блоки 3 обработки информации, каждый из которых содержит генератор 4 случайных импульсов, коммутатор 5, операционный узел 6, регистр 7.

Коммутатор 5 (фиг.2) состоит из элемента НЕ 8 и четырех элементов

2И-ИЛИ 9-12. Операционный узел 6 содержит генератор 13 импульсов, периферийный адаптер 14, микропроцессор

15, системный контроллер 16, постоянное запоминающее устройство 17. Регистр 7 состоит из двух элементов

И 18 и 19, двух групп триггеров 20 и

21 и триггера 22.

Вычислительная система в режиме моделирования работает следующим образом.

Перед началом моделирования с блока 1 ввода необходимо задать режим работы каждого блока 3 обработки информации: С, =логическая "1" — станция;

С;=логическому "0" — блок-участок.

При задании работы блока 3 в режиме станции с блока 1 ввода также задается число путей на станции.

Коммутатор 5 предназначен для коммутации входных параметров на вход операционного узла 6: в режиме станции на вход поступает код числа путей на станции, а в режиме блокаучастка — код времени движения поезда по данному блоку-участку с генератора 4. Генератор 4 позволяет генерировать случайные отклонения времени движения поезда по блоку-участку в заданном диапазоне. Биты управляющего слова формируются исходя из того, что канал А периферийного адаптера

14 работает на ввод, а канал  — на

25496

l5

55 вывод, режим работы адаптера 14-нулевой.

При адресации микропроцессором 15 канала А адаптера 14 происходит считывание входной информации на шину данных микропроцессора 15.

Разряды. 0-3 канала А в зависимости от заданного режима работы определяют следующую информацию: в режиме станции — код числа путей на станции; в режиме блока-участка — код времени движения по блоку-участку.

Разряд 4 канала А определяет сигнал Р; — разрешение передачи поезда на данный элементарный отрезок (ло,— гическая "i"); разряды 5 и 6 канала

А — сигналы Р;»,, Р;.„, состояние логической "1" которых определяет условие того, что соответственно два впереди лежащие элементарные отрезки заняты или свободны (логический "0"); разряд 7 канала А — сигнал С;, означающий работу элементарного отрезка в режиме станции (логическая 1 ) или блока-участка (логический "0").

При адресации микропроцессором

15 канала В адаптера 14 происходят считывание информации с шины данных микропроцессора l5 и ее выдача на регистр 17.

Разряды 0-2 канала В определяют сигналы, имитирующие показания светофорной сигнализации на движение по позади лежащему блоку-участку, соответственно наличие одного из сигналов, имитирующих красный К,,,жел— тый С;, или зеленый Z;, огни (логическая "1") или их отсутствие (логический "0");

Разряд 3 канала В определяет сигнал Р;, состояние логической "1" которого означает, что данный элементарный отрезок занят или свободен (логический "0 ).

Для работы в режиме станции разряды 4-7 канала А определяют сигналы

СТ1-СТ4, означающие число занятых путей поездами на станциях.

Для работы в режиме блока-участка разряд 4 канала В определяет сигнал

Р... — разрешение передачи поезда на следующий элементарный отрезок (логическая "1"), разряды 5-7 не используются.

Запись выходной информации из адаптера 14 в регистр 7 осуществляется порежимно. В режиме станции группой триггеров 20 фиксируется занятие пу1325496 тей станции поездами, группой триггеров 21 — показания светофорной сигнализации и условие того, что станция занята т.е. заняты все пути станl

5 ции. В режиме блока-участка группой триггеров 21 также фиксируются показания светофорной сигнализации и условие занятости блока-участка поездом, на триггере 22 фиксируется разрешающий сигнал передачи поезда на следующий элементарный отрезок. Сигналы разрешения записи информации в триггеры 20-22 формируются элементами И 18 и 19 в зависимости от выбран- !Б ного режима работы.

Содержимое триггеров 20 и 21 индицируется блоком 2 вывода.

Работа устройства происходит по программе, записанной в постоянное запоминающее устройство 17. Запуск осуществляется сигналом Пуск", разрешающим работу микропроцессора 15.

Поезда, которые пропускаются по перегону во время моделирования, имити- 2 руются импульсами, поступающими на вход F, устройства.

Первый блок алгоритма (фиг.3) пре— дусматривает программирование периферийного адаптера 14. Второй блокзапись исходного состояния элементарного отрезка во внутренние регистры

С и В микропроцессора 15. В регистре

В микропроцессора в дальнейшем содержится информация, характеризующая

35 текущее состояние элементарного отрезка. Исходно в регистр В записывается показание зеленого огня на движение по позади лежащему блокуучастку. Этим же блоком содержимое 4О регистра В выводится в канал В адаптера 14.

Блок 3 алгоритма осуществляет ввод содержимого канала А адаптера 14 в аккумулятор микропроцессора 15. Далее блоком 4 анализируется состояние седьмого разряда регистра А, т.е. проверяется какой режим работы элементарного отрезка задан. Если в седьмом разряде — логическая "!", то элементарный отрезок работает в режиме станции, если логический IIPfi то — в режиме блока-участка. Далее алгоритм распадается на две ветви. Первая ветвь по условию "Да" задает работу в режиме станции, вторая ветвь Нет" определяет работу в режиме блокаучастка.

Работа элементарного отрезка в режиме станции осуществляется блоками

5-11 алгоритма. Блоком 5 в младший полубайт внутреннего регистра С микропроцессора переписывается из аккумулятора код заданного числа путей на станции. Блоком 6 анализируется занятость станции, т.е. занятость всех путей на станции. Если хотя бы один путь свободен, то блоком 7 алгоритма анализируется наличие сигнала

F; — разрешение передачи пое.зда на станцию. Если F; равен логической "!", то блок 8 увеличивает на единицу содержимое старшего полубайта регистра

В микропроцессора, в котором хранит ся число поездов, находящихся на станции. Блок 9 осуществляет вывод содержимого регистра В в канал В адаптера 14 и далее управление передается блоку 6. Если все пути на станции заняты, то в регистр В микропроцессора блоком 10 записывается сиг- нал Р;, равный логической "1", имитирующий занятость станции, и сигнал

К;, =логической "1", имитирующий показание красного огня по позади лежащему блоку-участку, с последующим выводом содержимого регистра В в порт

В адаптера 14 (блок 11).

Работа элементарного отрезка в режиме блока-участка осуществляется блоками 12-35 алгоритма. Блок 12 проверяет условие наличия сигнала F —1 разрешения передачи поезда на данный блок-участок. Если F, равен логическому "0", то блоками 13-15 имитируются только показания светофорной сигнализации на позади лежащем блокеучастке: по условию проверки занятости впереди лежащего (i+1) =го блокаучастка (блок 13). Если (i+1)-й блокучасток занят, то блоком 14 имитируется желтый огонь на движение по (i-1)му блоку-участку, если (i+1)-й блокучасток свободен, то — зеленый (блок

15). Блок 16 осуществляет вывод содержимого регистра В в канал В адаптера 14, а блок 17 вводит в аккумулятор новые текущие данные с соседних блоков-участков. Далее управление вновь передается блоку 12.

Если сигнал F; равен логической

"1", т. е. на данный блок-участок поступает поезд, то блок 18 считывает иэ младшего полубайта аккумулятора в младший полубайт регистра С код времени движения поезда по данному

5 13254 блоку-участку. Блоком 19 формируется сигнал Р;, равный логической "1", имитирующий занятость. данного блокаучастка, и сигнал К -1, равный логи ческой "1", имитирующий показание красного огня на движение по позади лежащему блоку-участку.

Блоками 20-24 алгоритма анализируется показание впереди стоящего светофора на движение по данному бло- fO ку-участку с занесением соответствующих констант CONST 1> CONST 2, CONST

3 по следующей логике:

К; =P; < (CONST 1) ;

G; =Р;., - P(., (CONST 2);

f5

Z; =Р;., Р;, (CONST 3) .

Константы выбираются пропорционально значениям скоростей поездов на показания красного, желтого или зеленого огня впереди стоящего све- 20 тофора и заносятся в регистровую пару HL микропроцессора 15.

Блоком 25 осуществляется вывод содержимого регистра В в канал В адаптера 14.

Блоками 26-28 алгоритма имитируется процесс движения поезда по блокуучастку, основанному на программной задержке по константе, записанной в регистровой паре HL уменьшение на единицу младшего полубайта регистра

С микропроцессора 15 и анализа обнуления младшего полубайта регистра С.

Если последний равен нулю, то на блоках 29 и 30 осуществляется ввод текущего состояния соседних блоковучастков и проверка: свободен ли впереди лежащий блок-участок. Если впе- 40 реди лежащий блок-участок занят, то алгоритм предусматривает зацикливание на блоках 29 и 30 до момента его освобождения. Если впереди лежащий блок-участок свободен, то блоком 31 формируется сигнал 1 ;, равный логическому "0", означающий, что данный блок-участок свободен, и сигнал F

1а1 равный логической "1", означающий передачу поезда на следующий элементарный отрезок. Блок 32 выводит содержимое регистра В в канал В адаптера 14. Блоком 33 осуществляется программная задержка, определяемая временем, необходимым на прием сигна- ла F;„ соседним элементарным отрезком, Далее блоками 34 осуществляется сброс сигнала F +1 и управление вновь передается на блок 17 алгоритма.

96 6

В алгоритме не предусмотрен прог" раммный Конец, это предусмотрено для воэможности продолжения сеанса моделирования при задании новой последовательности поездов на вход F< устройства. Конец процесса моделирования осуществляется переключением тумблера, задающего сигнал "Пуск".

Формула и з о б р е т е н и я

1.Вычислительная система, содержащая N блоков обработки информации (N 6 (2 .; Оо )1, каждый иэ которых содержит операционный узел . и регистр, причем i-я (i=1 N) группа кодовых входов системы соединена с группой информационных входов i-го блока обработки информации, i-й управляющий вход системы соединен с входом выбора режима i-ro блока обработки информации, стробирующий выход j -ro блока обработки информации (j=l,N-!) соединен со стробирующим входом (j+1)ro блока обработки информации, первый информационный выход регистра го блока обработки информации является стробирующим выходом i-ro блока обработки информации, вход выбора режима i-го блока обработки информации соединен с входом записи регистра и первым информационным входом операционного узла i-ro блока обработки информации, отличающаяся тем, что, с целью расширения класса решаемых задач, в каждый блок обработки информации введены генератор случайных импульсов и коммутатор, группа выходов которого соединена с группой информационных входов операционного узла i-ro блока обработки информации, группа выходов генератора случайных импульсов i-ro

I блока обработки информации соединена с первой группой информационных входов коммутатора i-го блока обработки информации, группа информационных

I входов i-го блока обработки информации соединена с второй группой информационных входов коммутатора i-ro блока обработки информации, вход выбора режима i-го блока обработки информации соединен с управляющим входом коммутатора i-ro блока обработки информации, группа информационных выходов операционного узла i-га блока обработки информации соединена с группой информационных входов регистра

13254

Rs

R3 фиг.1 го блока обработки информации, группа информационных выходов которого является -й группой информационных выходов системы, выход вывода информации операционного узла i-ro блока обработки информации соединен с тактовым входом регистра i-го блока обработки информации, второй информационный выход которого соединен с i-и информационным входом блока вывода, второй информационный выход регистра К-го блока обработки информации (К=2; N) соединен с вторым информационным входом операционного узла (К-1)-ro блока обработки информации, второй ин- 15 формационный выход регистра m-го блока обработки информации (m=3 N) соединен с третьим информационным входом операционного узла (m-2)-го блока обработки информации, вход сброса 2ц системы соединен с входами сброса операционных узлов и регистров всех блоков обработки информации, вход установки системы соединен с входами пуска операционных узлов всех блоков 25 обработки информации, стробирующий вход первого блока обработкиинформации является входом текущих условий системы.

96 8

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что регистр i- ãî блока обработки информации содержит две группы триггеров и два элемента

И и триггер, причем выход триггера соединен с первым выходом группы информационных выходов регистра, выходы триггеров первой и второй групп соединены с остальными выходами группы информационных выходов регистра, группа информационных входов регистра соединена с информационными входами триггеров первой и второй групп и триггера, тактовый вход которого соединен с выходом первого элемента

И, первый вход которого соединен с вторым входом записи регистра, первый вход записи которого соединен с первым входом второго элемента И, выход которого соединен с тактовыми входами триггеров первой группы, так" товый вход регистра соединен с вторыми входами первого и второго элементов И и с тактовыми входами триггеров второй группы, вход сброса регистра соединен с входами сброса триггеров первой и второй групп и триггера.

1325496

1325496

Составитель M.Ñîðo÷àí

Редактор Л.Гратилло Техред Л.Сердюкова Корректор Н.Король

Заказ 3111/45 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, r.Óæãîðoä, ул.Проектная, 4