Микропрограммное устройство управления

Микропрограммное устройство управления

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах различного назначения. Цель изобретения - сокращение аппаратурных затрат.Устройство содержит коммутатор 1, счетчик адреса 2, регистр адреса 3, два блока управления асинхронным приемом информации 4 и 5, формирователь адреса 6, блок памяти микрокоманд 7, группу элементов И 8 и блок задания рабочего цикла 9. Цель изобретения достигается за счет реализации повторяющейся адресной части микрокоманд в блоке задания рабочего цикла. 7 ил. (Л п Q W

СОЮЗ COBETCHHX

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 G 06 F 9 22

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4101137/24-24 (22) 29.07.86 (46) 23.12.87. Бюл. №- 47 (71) Дагестанский политехнический институт (72) И.А. Айдемиров и О.И. Омаров (53) 681.325(088.8) (56) Электроника. Перевод с англ.

Мир. 1973, ¹ 12, с. 44-54.

Авторское свидетельство СССР

¹ 674025, кл. С 06 F 15/16, 1975.

„„SU„, 1361551 А1 (54) ИИКРОПРОГРЖФ1НОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ (57) Изобретение .относится к вычислительной технике и может быть использовано в вычислительных устройствах различного назначения. Цель изобретения — сокращение аппаратурных затрат. Устройство. содержит коммутатор 1, счетчик адреса 2, регистр адреса 3, два блока управления асинхронным приемом информации 4 и 5, формирователь адреса 6, блок памяти микрокоманд 7, группу элементов И 8 и блок задания рабочего цикла 9. Цель изобретения достигается за счет реализации повторяющейся адресной части микрокоманд в блоке задания рабочего цикла. 7 ил.

136155!

Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах различного назначения.

Целью изобретения является сокращение аппаратурных затрат.

На фиг. 1 приведена структура микропрограммного устройства управления; па фиг. 2 и 3 — форматы микрокоманд, на фиг. 4 — граф-схема алгоритма работы блока задания рабочегG цикла устройства; на фиг. 5 — пример реализации блока управления асинхронным приемом информации устройства; на фиг. 6 — структурная схема блока задания рабочего цикла устройства; на фиг. 7 — таблица зашивок ПЛ!! блока задания рабочего цикла устройства.

1!икропрограммное устройство управ- 2 лепия (фиг. 1) содержит коммутатор 1, счетчик 2 адресов, регистр 3 адреса, первый 4 и второй 5 блоки управления асинхронным прйемом информации, формирователь 6 адреса, блок 7 памяти микрокоманд, группу элементов И 8 и блок 9 задания рабочего цикла, выход 10 кода микроопераций, выход 11 признака запрета выдачи микрокоманд, вход 12 пуска, вход 13 признака разрешения считывания информации, входы

14 и 15 первой и второй .части кода операции, входы 16 и 17 запрета приема первой и второй части кода операции, выходы 18 и 19 разрешения приема первой и второй части коца операции.

Граф-схема алгоритма (фиг. 4) содержит с первой по двадцать пятую операторные и условные вершины 20-44.

Блок управления асинхронным прие- 40 мом информации (фиг. 5) содержит первый и второй триггеры 45 и 46, первый и второй элементы И 47 и 48 и элемент

И. П 49.

Структурная схема блока 9 (фиг.6) включает ПЛИ 50, блок 51 триггеров и тактовый генератор 52, входы

53-57 — входы признаков KI<, ЖС, Зв, ККФ и П соответственно; входы 58-60— входы признаков Р, 1 „, L 2 внутренние входы и выходы ПЛМ 61-80, с первого по восьмой выходы 81-88 блока 9.

Формат микрокоманды, приведенйый на фиг. 2, содержит признаки, поступающие в блок 9 и служащие для управ- 5 ления работой устройства. Признак

"Конец команды" (КК) является признаком необходимости приема информации в счетчик 2. Признак "Ждать состоя-. ния" (ЖС) является признаком необходимости приема информации в регистр

3. Г!ризнак "Запрет выдачи" (ЗВ) яв.— ляется признаком маски, запрещаю— щим выдачу кода микрокоманды на выход устройства. Признак "Конец команды фиктивный" (ККФ) является признаком необходимости обмена сигналами сопровождения информации и подтверждения приема по выводам блока 5 устройства без фактической записи информации в счетчик 2.

Формат, приведенный на фиг. 3, является форматом микрокоманды безусловного перехода. Он содержит поле адреса перехода в признак 1 Переход" (П), являюшийся признаком необходимости записи информации в счетчик 2 через коммутатор 1.

На фиг. 4 приведена граф-схема алгоритма работы блока 9 задания рабочего цикла устройства.

Работа устройства начинается с приходом запускающего сигнала на вход

12 пуска устройства (вершина 20 графсхемы), что вызывает сброс сигнала на выходе 11 устройства и установление сигнала на вторых выходах элементов И группы 8, т.е. окончание выдачи предыдущей микрокоманды (вершина

"1). Если в этой микрокоманде содержался признак КК необходимости приема информации в счетчик 2 (вершина

22), то формируются сигналы, поступающие на вход разрешения записи информации в счетчик 2 (Ч), а также на

1 второй вход блока 5 автономного уп-равления асинхронным приемом информации (вершина 23). При наличии в микрокоманде признака ККФ фиктивного приема информации в счетчик 2 также выдается сигнал на второй вход блока

5, но сигнал разрешения записи в счетчик 2 не выдается, а формируется сигнал +1, поступающий на счетный вход счетчика 2 (вершина 25) . Б случае выдачи сигнала на второй вход блока 5 (вершина 23 и 26),цальнейшая работа устройства возможна лишь после формирования на выходе блока 2 сигнала L свидетельствующего о начале приема информации. Этот сигнал формируется лишь в случае окончания предыдущего цикла приема информации.

В случае, если предыдущий обмен не окончен, устройство будет находиться в ожидании его окончания.

1551 4

Формула изобретения

55 динен с одноименным входом блока задания рабочего цикла, четвертый вход второй группы входов условий которого соединен с третьим входом группы входов условий устройства, выходы приэ3 136

При отсутствии признаков ИК и ККФ в микромашине обмен в блоке 5 не происходит, а содержимое счетчиков 2 увеличивается на единицу подачей сигнала +1 на его счетный вход (вершина

27). Анализируется наличие в микрокоманде признака ЖС необходимости приема информации в регистр 3 (вершина 28). При наличии этого признака формируется сигнал, поступающий на второй вход блока 4 (вершина 29), после чего анализируется сигнал на первом выходе блока 4 (вершина

30), Как и в блоке 5 этот сигнал формируется лишь при завершении предыдущего обмена. При наличии этого сигнала, а также при отсутствии в микрокоманде признака ЖС формируется сигнал М, вызывающий регенерацию блока 7 памяти микрокоманд (вершина 31).

Регенерация блоков необходима при динамическом хранении информации в них (например, в матрицах, реализованных по технологии IQIOII ñõåì, информация хранится во время считывания на внутренних паразитных емкостях). По окончании регенерации (о чем свидетельствует сигнал на выходе признака регенерации P) а также анализа сброса сигналов „ и I. (вершина 32) прекращается выдача сигналов M u V. Сигнал

M вызывает считывание микрокоманды (вершина 33) . Об окончании считыва— ния свидетельствует срез сигнала P (вершина 34). После считывания новой микрокоманды анализируется наличие в ней признака П безусловного перехода (вершина 35). При наличии этого признака блок 9 формирует сигнал, йоступающий на второй синхровход (С2) записи в счетчик 2 (вершина 36), вызывающий запись кода через коммутатор

1 в счетчик 2. После этого снова формируется сигнал М, вызывающий регенерацию блока 7 (вершина 37). Пс окончании регенерации (вершина 38) сигнал

M снимается (вершина 39), вызывая считывание микрокоманды. По окончании считывания (вершина 40) анализируется наличие в считанной микрокоманде признака ЗВ, максирующего (запрещаю— щего) выдачу микрокоманды на выход

10 устройства (вершина 44). В отсутствие этого признака формируются сигналы, поступающие на выход 10 устройства (вершина 43), в том случае, если на выход 13 разрешения считывания поступает разрешающий сигнал (вершина 42).

Микропрограммное устройство управления, содержащее регистр адреса, формирователь адреса, блок памяти микрокоманд, группу элементов И, первый и второй блоки управления асинхронным приемом информации, коммутатор и блок задания рабочего цикла, причем группа выходов кода микроопераций блока памяти микрокоманд соединена с первыми входами элементов

И группы, выходы которых соединены с выходами кода микроопераций устройства, вторые входы элементов И соединены с первым выходом блока задания рабочего цикла, выходы кода условий блока памяти микрокоманд соединены с первой группой входов условий блока задания рабочего цикла, первый вход второй группы входов условий которого соединен с выходом признака регенерации блока памяти микрокоманд, первый и второй адресные входы которого соединены соответственно с первым и вторым информационными выходами формирователя адреса, первый информационный вход и управляющий вход которого соединены соответственно с вы-! ходом регистра адреса и вторым выходом блока задания рабочего цикла, информационный вход регистра адреса соединен с входом первой группы разрядов кода операции устройства, синхровход регистра адреса соединен с первым выходом первого блока управления асинхронньм приемом информации и вторым входом второй группы входов условий блока задания рабочего цикла, третий и четвертый выходы которого соединены соответственно с первыми входами первого и второго блоков управления асинхронно приемом информации, вторые входы которых соединены с входами запрета приема соответствен- но первой и второй группы разрядов операции устройства, первый выход второго блока управления асинхронным приемом информации соединен с третьим входом второй группы входов условий блока задания рабочего цикла, пятый выход которого соединен с выходом признака запрета выдачи микрокоманд устройства, вход пуска которого сое5 136 иаков приема первой и второй групп разрядов кода операции которого соединены с вторыми выходами соответственно первого и второго блоков управления асинхронным приемом информации, о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, устройство содержит счетчик адреса, причем выход счетчика адреса соединен с вторым информационным входом формирователя адреса, информационный вход счетчика адреса соединен с выходом коммутатора, первый информационный вход которого соединен с!

551 б входом второй группы разрядов кода операции устройства, второй информационный вход коммутатора соединен с группой выходов кода микроопераций блока памяти микрокоманд, счетный вход записи счета и первый синхровход счетчика адреса соединены соответственно с шестым, седьмым и восьмым выходами блока задания рабочего р цикла, второй синхровход счетчика адреса и управляющий вход коммутатора соединены с первым выходом второ. го блока управления асинхронным приемом информации.

I бЛ 11 & 12 фиг. 5 фиа6

1361551 дхооы дихОды длЯ

Х ТХХХ

0 0

ОО 00

1 Х Х ХХXXÕÕÕÕ

0 Х Х 1Х ХХХХХХ

0 Х Х ОХХХХХХХ

1 1

Х Х X X ХХ

1 ХХХХХХ 7ХХ

0 М ХХХХХ 7ХХ

0010Х

ОХ

ХХ Х X ХХХХХ

ХЯ ХХХХХХХХ

О ОХ 2

ООХО

0 1

XX XX ХХХОХ

ХХ ХХ ХХХ 7Х

0 1

0 1

ХХХХ XXA h0

X $ XX ХХ АA1

07 1 0Х Х

01 7 OX A

01 г

О 1 1

0 1 1 1

0 7 1 1

01.2 1

X Х

X X

Х Х

Х Х

Х Х

1 1

ХХ хХХ

00Х

X Х

)<Х ХХ ХО ХХХ

XX XX Х1ХХХ а 2

0 1

ОХ X

7 ОХХ

ОХ Х

70XX

0 71ХХ

7 ООХХ

ХХ ХХ

XX XX

XX XXX

ХХ XXX

Х7 ООХ

XXX хХХх

@да 7

Составитель В. Криворучко

Техред А.Кравчук Корректор Л. Патай

Редактор В.

Бугренкова

629!/48

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ

Производственно-полиграфическое предприятие, r.Óæãîðoä, ул.Проектная, 4

0 0

0 0 оа

0 0

0 0

0 0

0 7

0 7

О 1

ХХХ Х ХХ ОХК

ХХХХХХ 7ХА

ХХХХ XX 7ХХ

ХХХ7ХХХ

ОХО2{ GOXXX

ХХ 2ХХОХХХ

ОХ ОХ 7ОХХХ

2 ХОХХОХХХ

ХХХХ Х j XXX

ОХ ХХ 00ХХХ

QX XX iI ОХХХ

1ХХХ ХОХХХ

711

71 7

1 117

1 1 7

1 1

111

7 7 7