Устройство для регистрации неисправностей

Устройство для регистрации неисправностей

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

<511 4 g 06 f 11>

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4083722/24-24 (22) 22.05.86 (46) 29.02.88. Бюл. № 8 (72) А.В. Дрозд, E.Ë. Полин, О.П. Гусева, Ю.P. Жердев и В.В. Кузьмин (53) 681.3(088.8) (56) Авторское свидетельство СССР № 744580, кл. G 06 F 11/00, 1978.

Авторское свидетельство СССР

¹ 1236488, кл. С 06 F 11/00, 1984. (54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ НЕИСПРАВНОСТЕЙ.(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах . контроля блоков. Цель изобретения— увеличение информативности регистри„„Я0„„1 77858 А1 руемой информации. Устройство содержит регистры 1,6, узел сравнения 11, элемент ИЛИ 16, элементы И 2,5,12, 14, 15, 19,20, триггеры 4, 7, 17, счетчики 13, 18,23, узел памяти 22, Через регистрьг 1 и 6 входная информация записывается в узел памяти 22, триггер 4 обеспечивает регистрацию логических состояний в каждом такте при задании соответствующего режима, младшие разряды счетчика 23 определяют адрес записи информации, а инверти-. рование старшего разряда переводит устройство посредством коммутаторов

5 и 10 в режим передачи информации в ЭВИ. При регистрации временных дна- а грамм узел сравнения 11 фиксирует изменения логических состояний, иразрядный счетчик 13 измеряет в тактах интервал dt между соседними изменениями логических состояний при

dt < 2 ". Счетчик 18 подсчитывает количество переполнений счетчика 13, измеряя интервал 4t = 2" в единицах, равных 2" тактам, элементы И 9, 19 и триггер 17 сбрасывают счетчики 13 и 18 в конце каждого измерения, эле8 менты И 2, 12, 14, 15, ИЛИ 16, И 20 и триггер 7 обеспечивают запись соответствующего измерения в узел памяти

22, при этом в узел памяти 21 заносится информация о том, в какой единице был измерен интервал at. 2 ил. триггера 4, Предыдущее нулевое значение сигнала "Пуск" обеспечивает нулевое исходное состояние триггера 4.

В режиме регистрации логических состояний триггер 4 переводится в единичное состояние сигналом "Режим", поступающим на установочный вход триггера 4 через вход 26 режима устройства. Кроме того, сигнал "Режим" поступает на инверсный первый вход разрешения счета счетчика 23, что обеспе чивает беспрепятственное восприятие счетчиком 23 синхроимпульсов в режиме вляется посредством синхроимпульсов (СИ), поступающих вместе с сигналом

20 разрешения на вход формирователя 3 через синхровход 25 устройства. Синхроимпульсы транслируются на выход формирователя 3 и далее на синхровхо 5 ды регистров 1 и 6 синхровходы триг9

-5 геров 4, 7 и 17 на. синхровход узла запуска таймера 8 и на счетные входы счетчиков 13 и 18, а также на вход элемента И 12, на инверсные входы элементов И 9 и 19 и на вход элемен30 та И 14. Посредством этих синхроимпульсов выполняется тактирование работы устройства. В каждом такте синхронизации значение входных сигналов, поступающих на информационный вход

35 24 устройства, запоминается в регистре 1, затем переписывается в регистр

6. С выхода последнего информация поступает на информационный вход узла 22 памяти и на вход таймера 8.Тай40 мер 8 хранит код начала регистрации и код задержки регистрации, устанавливаемые в нем, например, с помощью тумблерных переключателей (шин) 40, 1 2

Изобретение относится к вычисли- 27 запуска устройства на вход сброса тельной технике и автоматике и может быть использовано в устройствах контроля блоков.

Цель изобретения — увеличение информативности о регистрируемой инфор- мации.

На фиг. 1 показано предложенное устройство регистрации; на фиг. 2— схема таймера.

Устройство содержит регистр 1,элемент И 2, формирователь 3 импульсов синхронизации, триггер 4, коммутатор

5, регистр 6, второй триггер 7, таймер 8, элемент И 9, коммутатор 10, 1 регистрации логических состояний конузел 11 сравнения, элемент И 12,счетчик 13, элемента И 14 и 15, элемент

ИЛИ 16, триггер 17, счетчик 18, элементы И 19, 20, узел 21 памяти кодов времени, узел 22 памяти, счетчик 23, информационный вход 24 устройства, синхровход 25 устройства, вход 26 режима работы устройства, вход 27 запуска устройства, синхровход 28 устройства, второй 29 и первый 30 информационные выходы устройства, выходы

31 управления устройства (выход адреса, выход "Запись — чтение", выход выборки) 31.

Таймер (фиг.2) содержит регистры

32 и 33, триггер 34, элементы сравнения 35 и 36, элементы ИЛИ 37, 38, счетчик 39, шину 40 задания начального кода регистрации, шину 41 задания кода задержки регистрации.

Устройство обеспечивает регистрацию логических состояний или регистрацию временных диаграмм контролируемого блока и последующую пересылку информации в ЭВМ.

Начало и состояние работы устройства задается единичным значением сигнала ".Пуск", поступающим через вход

1377858

41. Таймер 8 сравнивает поступающую на его вход информацию с кодом нача= ла регистрации и при их совпадении начинает отсчитывать Т тактов синхро5 низации на счетчике 39. Счет тактов

15

20 левым значением сигнала с выхода старшего разряда счетчика 23) режимом

"Запись".

С изменением выхода таймера 8 в момент Т, счетчик 23 более не удерживается в нулевом состоянии по вхо50 ду сброса и с приходом синхроимпульсов на счетный вход изменяет значение выхода, обеспечивая в каждом такте работы устройства обновление кода на адресных входах узлов 2 1 и 22 памяти.

В режиме регистрации логических со55 стояний синхроимпульсы с выхода элемента И 14 поступают через информационный вход коммутатора 10 Hà его осуществляется посредством учета синхроимпульсов, поступающих на синхровход таймера 8 с выхода формирователя 3, Окончание счета — это момент

Т, начала регистрации информации о контролируемом блоке ° В течение всего режима регистрации логических состояний на выход элемента И 14 транслируется последовательность синхроимпульсов. Это достигается подачей единичного сигнала с выхода триггера

4 на вход элемента И 14. Счетный вход счетчика 23 соединен с выходом коммутатора 5, управляемого (как и коммутатор 10) сигналом с выхода старшего разряда счетчика 23. Указанный сигнал принимает в режиме регистрации логических состояний нулевое значение и обеспечивает подключение через его информационный вход с выхода формирователя 3. До наступления момента Т, нулевой уровень с выхода таймера 8 поступает на -входы сброса первого счетчиков 13, 18 и 23 и на вход элемента И 15, удерживая выходы счетчиков и элемента И 15 в нулевом состоянии. Выход младших разрядов счетчика 23, выход его старшего разряда и выход элемента И 15 подключены к выходам 31 управления устрой- . ства в качестве выхода адреса, выхода "Запись — чтение" и выхода выборки, а также подаются на соответствующие входы узлов 21 и 22 памяти.

Таким образом, к моменту Т, узлы 21 и 22 памяти находятся в невыбранном состоянии с поданным на адресные входы нулевом кодом и установленным (ну25

40 выход и далее на вход элемента И 15.

Начиная с момента То, вход этого элемента устанавливается в единичное состояние и обеспечивает распространение синхроимпульсов на свой выход и далее на входы выборки разрешения узлов 21 и 22 памяти. Таким образом, в каждом такте работы устройства, начиная с момента То> через информационный вход в узел 22 памяти записывается очередное состояние контролируемого блока.

Процесс регистрации продолжается до момента заполнения узла 22 памяти по всем адресам. При этом выход старшего разряда счетчика 23 переходит в единичное состояние, задавая тем самым узлам 21 и 22 памяти режим чтения. Кроме того, сигнал с выхода старшего разряда счетчика 23 поступает через выход 31 управления устройства в ЭВМ, сообщая о .завершении регистрации состояний и о возможности передачи этой информации в ЭВМ. Этим же сигналом разрешается счет синхроимпульсов счетчиком 23 по его второму входу разрешения и переключаются коммутаторы 5 и 10, в результате чего на выходе этих коммутаторов транслируются синхросигналы СИ, поступающие на синхровход 28 устройства. Эти синхросигналы тактируют считывание инфор- мации из узлов 21 и 22 памяти и ее передачу в ЭВМ. С выхода коммутатора

5 синхросигналы поступают на счетный вход счетчика 23, меняя в каждом такте адрес обращения к узлам 2 1 и 22 памяти. С выхода коммутатора 10 синхросигналы поступают через элемент

И 15 на входы выборки узлов 21 и 22 памяти.

В режиме регистрации состояний контролируемого блока ряд узлов устройства не используется, а информация, записываемая в узел 21 памяти и через узел 22 памяти, при передаче в

ЭВМ не анализируется.

В режиме регистрации временных диаграмм устройство работает следующим образом.

Узел 11 сравнения сравнивает поразрядно информацию на информационном входе и выходе регистра 2 и формирует импульс при их несовпадении кодов хотя бы по одному разряду. Этот импульс указывает на изменение состояния контролируемого блока. Счетчик 13 подсчитывает количество так1377858 тов at между изменяющимися состояниями контролируемого блока, Указанные состояния и код at записываются в узел 22 памяти соответственно через первый и второй информационные входы.

Если величина превосходит возможнон сти п-разрядного счетчика 13 (2 тактов счета) и тот переполняется, то изменяется состояние, тоже и-разрядного, счетчика 18, считывающего количество переполнений счетчика 13.

При каждом переполнении логическое состояние контрольного блока с выхода регистра 6 и код с выхода счетчика 18 записываются в узел 22 памяти через первыи и второй информационные входы соответственно. Причем обновление адреса записи осуществлял ется с приходом первого из 2 сигна- 20 лов переполнения счетчика 13. В по-, следующих тактах переполнения запись информации в узел 22 памяти осуществляется без изменения адреса, т.е. по тому же адресу, что и для первого л из 2 переполнений. Таким образом, по второму информационному входу в узел 22 памяти записывается длина интервалов at,, измеренных в тактах при П

a t - 2, и измеренных в единицах, рав- 0 и и ных 2 тактов, при at i 2 . Для различения единиц измерения интервалов

at используется одноразрядный дополнительный узел 21 памяти, в который записывается единичный уровень при регистрации изменений состояний и нулевой уровень, если запись обусловлена переполнением счетчика 13.

Начинается регистрация временных диаграмм (т,е. изменений состояний) контролируемого блока с момента Т,, определяемого аналогично рассмотренному режиму регистрации логических состояний. Отметим, что до этого момента счетчики 13, 18 и 23, а также

45 сигнал выборки на выходе элемента 15 удерживаются в нулевом состоянии.

Для подсчета тактов at счетчик

13 сбрасывается в "0" после каждой записи информации в узел 22 памяти.

Запись осуществляется, если происходит .изменение логического состояния контролируемого блока или переполнения счетчика 13. Сигнал, соответствующий этому условию, формируется на выходе элемента ИЛИ 16,.входы которого поцключены к выходу узла 11 сравнения и к выходу переполнения счетчика 13. Далее этот сигнал задерживается на один такт триггером 4 (запись сигнала в триггер происходит через информационный вход под воздеиствием синхроимпульсов) и с его выхода поступает на входы элементов И 14 и 9. При единичном значении сигнала указанные элементы И транслируют с соответственно прямого и инверсного входов на выход единичные импульсы в первой и второй половине такта. С выхода элемента И 14 единичный импульс поступает через коммутатор 10 и элемент И 15 на входы выборки узлов 21 и 22 памяти, обеспечивая запись в них информации. После записи единичный импульс с выхода элемента

И 9 поступает на вход сброса счетчика 13 и переводит его в нулевое состояние. Значение интервала at- от 1 до 2 отображаются на выходе счетчика

13 кодами от О до 2"-1.

Запись показаний счетчика 13 в узел 22 памяти выполняется опосредованно через счетчик 18 и осуществляется только, если произошло изменение логического состояния блока в отсутствии сигнала переполнения счетчика

13, Сигнал, соответствующий этому условию, формируется на выходе элемента И 2, прямой и инверсный входы которого подключены к выходу узла 11 сравнения и выходу переполнения счетчика 13. Далее этот сигнал задерживается на один такт триггеров 7 и с его выхода поступает на информационный вход узла 21 памяти и на вход элемента И 12. При единичном значении сигнала элемент И 12 транслирует на выход единичный импульс в первой половине такта. С выхода элемента И 12 единичный импульс поступает на вход разрешения счетчика 18, обеспечивая запись в него состояния счетчика 13 через информационный вход. В момент действия выборки код состояния счетчика переписывается в узел 22 памяти.

Одновременно с этим в узле 21 памяти происходит запись с выхода триггера

7 сигнала, различающего единицы измерения интервалов

Для подсчета количества переполнений счетчика 13 синхровход счетчика

18 подключен к выходу узла 3 синхронизации, а на вход разрешения поступает сигнал переполнения с выхода счетчика 13. После записи каждого измененного логического состояния контрольного блока счетчик 18 уста1377858 навливается в "О". Для этого сигнал с выхода узла 11 сравнения задерживается на один такт на триггере 7 и с его выхода поступает на вход эле- 5 мента И 19 ° При единичном значении сигнала элемент И 19 транслирует на выход единичный импульс во второй половине такта. Этот импульс поступает на вход сброса счетчика 18, ус- 10 танавливая его в нулевое состояние.

Счетчик 18 измеряет величину в пределах от 1 до 2, принимая при этом значение 1,..., 2, О. Сигнал, указывающий на нулевое состояние счет- 15 чика 18 поступает с его выхода на вход элемента И 20. На другой вход этого элемента приходит сигнал с выхода элемента ИЛИ 16. Элемент И 20 формирует сигнал, поступающий на вход20 разрешения счета счетчика 23. Этот сигнал разрешает изменять состояние счетчика 23 под действием синхроимпульсов в моменты перед записью изменившегося логического состояния кон- 25 тролируемого блока или при первом и из 2 переполнений счетчика 13. Та- . ким образом, все последующие переполнения (из множества 2") регистрируются в узлах 21 и 22 памяти по тем 30 же адресам, что и первое. После saполнения узлов памяти выход старшего разряда счетчика 23 инвертируется, и начинается процесс пересылки информации в ЭВМ.

Устройство в режиме регистрации

35 временнйх диаграмм измеряет и записывает в память интервалы d t между изменениями логических состояний контролируемого блока в двух единицах: в тактах работы устройства, если . at 2", к единицах, равных 2 л если 4t 7 2 . Это позволяет экономно использовать память при больших интервалах at.

Предложенное устройство можеТ эф фективно использоваться при анализе контролируемой информации на возникновении в ней запрещенных кодов и дальнейшего изменения информации.

Это важно, например, при исследова50 нии (с целью корректировки) генераторов псевдослучайных последовательностей, предназначенных для технологического контроля цифровых схем.

Эти генераторы задают последовательность входных воздействий на проверяемую и эталонную аппаратуру, где определенные наборы входных воздействий могут быть запрещенными, так как вызывают неоднозначную реакцию аппаратуры на выходе.

Формула изобретения

Устройство для регистрации неисправностей, содержащее формирователь импульсов синхронизации, два регистра, узел сравнения, узел памяти,первый коммутатор, триггер, таймер, элемент ИЛИ, первый элемент И, первый счетчик, причем информационный вход первого регистра является информационным входом устройства, выход первого регистра соединен с информационным входом второго регистра и первым входом узла сравнения, второй вход которого соединен с выходом второго регистра, с информационным входом тайме ра и первым информационным входом ysла памяти, первый вход элемента ИЛИ соединен с выходом "Равно" узла сравнения, второй вход элемента ИЛИ соединен с выходом заема первого счетчика, выход элемента ИЛИ соединен с

Э-входом триггера, вход сброса которого является входом запуска устройства, вход установки первого триггера является первым входом задания режима работы устройства, первый вход синхронизации которого соединен через формирователь импульса синхронизации с синхровходами первого и второго регистров, таймера, счетным входом первого счетчика, синхровходом первого триггера и первым входом первого элемента И, выход которого соединен с первым информационным входом первогокоммутатора, второй информационный вход которого соединен с вторым синхровходом устройства, о т л и ч а ющ е е с я тем, что, с целью увеличения информативности о регистрируемой информации, устройство содержит с второго по седьмой элементы И, второй коммутатор, второй и третий триггеры, второй и третий счетчики и узел памяти кодов времени, причем выход

"Равно" узла сравнения соединен с информационным входом второго триггера и первым входом второго элемента И, второй вход которого соединен с выходом заема первого счетчика и входом разрешения счета второго счетчика,выход второго элемента И соединен с информационным входом третьего триггера, выход которого соединен с информа1377858

Составитель А. Сиротская

Редактор М. Келемеш Техред М.Ходанич Корректор H. Максимишинец

Заказ 875/46

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород„ ул, Проектн.. .я, 4 ционным входом узла памяти кодов вре" мени и первым входом третьего элемента И, выход которого соединен с входом разреш ния записи второго счетчика, информационные входы которого соединены с разрядными выходами первого счетчика, выход второго счетчика соединен с вторым информационным входом узла памяти, выход заема второго счетчика соединен с первым входом четвертого элемента И, второй вход которого соединен с выходом элемента ИЛИ, выход четвертого элемента И соединен с первым прямым входом разрешения счета третьего счетчика, инверсный вход разрешения счета которого соединен с первым входом задания режима работы устройства, счетный вход третьего счетчика соединен с выходом второго коммутатора, первый разрядный выход которого соединен с адресными входами узла памяти и узла памяти кодов времени, второй разрядный выход третьего счетчика соединен с управляющими входами первого и второго коМмутаторов, вторым прямым входом разрешения счета третьего счетчика и входами записи-чтения узла памяти и узла памяти кодов времени, выход фор-мирователя импульса синхронизации соединен с синхровходом второго и третьего триггеров, инверсными входами пятого и шестого элементов И, вторым входом третьего элемента И, счетным входом второго счетчика и первым информационным входом второго коммутатора, второй информационный вход которого соединен с вторым синхровходом устройства, выход первого коммутатора соединен с первым входом седьмого элемента И, выход которого соединен с входами разрешения узла памяти и узла памяти кодов времени,второй вход седьмого элемента И соединен с выходом таймера, с входом сброса третьего счетчика и первыми входами сброса первого и второго счетчиков, выход первого триггера соединен с прямыми входами пятого элемента И и вторым входом первого элемента И, вторые входы сброса первого и второго счетчиков соединены с выходами пятого и шестого элементов И соответ" ственно, выход второго триггера соединен с прямым входом шестого элемента И.