ЖЕРДЕВ ЮРИЙ РОБЕРТОВИЧ
Изобретатель ЖЕРДЕВ ЮРИЙ РОБЕРТОВИЧ является автором следующих патентов:
![Устройство для регистрации состояний контролируемого блока Устройство для регистрации состояний контролируемого блока](https://img.patentdb.ru/i/200x200/995c70872b999c613892714a005151b5.jpg)
Устройство для регистрации состояний контролируемого блока
Изобретение относится к вьтислителыюй технике. Целью изобретения является сокращение оборудования путем уменьшения объема используемой памяти. Указанная цель достигается тем, что в устройство, содержащее регистр, блок синхронизации, генератор импульсов, блок памяти, цифровой компаратор, блок задержки, блок управления , причем информационньй вход регистра является информационным в...
1236488![Микропрограммное устройство управления Микропрограммное устройство управления](https://img.patentdb.ru/i/200x200/6603f1e69314d8c8d12947c236139ef6.jpg)
Микропрограммное устройство управления
Нзобретение относится к вычисительной технике и может быть использовано в микропрограммных автоматах и контроллерах, в частности в устройствах сопряжения вычислительных комплексов. Целью изобретения является сокращение объема оборудования устройства путем уменьшения объема используемой памяти микрокоманд. С этой целью в устройство, содержащее блок 1 памяти микрокоманд, счетчик 2,...
1304023![Устройство для фиксации неустойчивых сбоев Устройство для фиксации неустойчивых сбоев](https://img.patentdb.ru/i/200x200/7a63482a00d7d2adbbe568dd66acfff9.jpg)
Устройство для фиксации неустойчивых сбоев
Изобретение относится к вычислительной технике. Целью изобретения является повышение достоверности работы устройства . Устройство содержит счетчик 2 номера текущего элемента, счетчик 3 циклов контроля, регистр 4, узел 5 стробирования, схему 7 сравнения, нервый блок 11 индикации , первый триггер 13, коммутатор 1, дешифратор 6, второй и третий триггеры 12, 8, элементы И 9, 10, втор...
1314343![Устройство для регистрации неисправностей Устройство для регистрации неисправностей](https://img.patentdb.ru/i/200x200/f4f65908508e0fff55465e7217c3a312.jpg)
Устройство для регистрации неисправностей
СОЮЗ СОВЕТСНИХ СОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИН ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4083722/24-24 (22) 22.05.86 (46) 29.02.88. Бюл. № 8 (72) А.В. Дрозд, E.Ë. Полин, О.П. Гусева, Ю.P. Жердев и В.В. Кузьмин (53) 681.3(088.8) (56) Авторское свидетельство СССР № 744580, кл. G 06 F 11/00, 1978. Авторское свидетельство СССР ¹ 1236488, кл. С 06 F 11/00,...
1377858![Устройство для программируемой задержки информации Устройство для программируемой задержки информации](https://img.patentdb.ru/i/200x200/dfbb7763ec7111a45b7a6d6dadcac0c8.jpg)
Устройство для программируемой задержки информации
Изобретение относится к вычислительной технике и позволяет осуществлять задержку медленно изменяющейся информации на К тактов. Цель изобретения - упрощение устройства за счет уменьшения емкости блоков памяти. Устройство содержит элемент И 1, первый триггер 3, второй триггер 4, выделяющий циклы записи и считывания по К тактов для попеременного приема и считывания информации в блок...
1381468![Устройство для фиксации неустойчивых сбоев Устройство для фиксации неустойчивых сбоев](https://img.patentdb.ru/i/200x200/b1f983750e2e937a09dd9e2f23b71c91.jpg)
Устройство для фиксации неустойчивых сбоев
Изобретение относится к области вычислительной техники и может быть использовано в устройствах функционального и тестового контроля логических блоков. Цель изобретения расширение функциональных возможностей устройства за счет задания интервала поиска неустойчивого сбоя. Устройство содержит блок 1 индикации, четыре счетчика 2-5, три регистра 6-8, блоки сравнения 9-12, два элемента...
1388872![Устройство для фиксации неустойчивых сбоев Устройство для фиксации неустойчивых сбоев](https://img.patentdb.ru/i/200x200/b1176588ac0f040a2571313f39af88df.jpg)
Устройство для фиксации неустойчивых сбоев
Устр1)йс-тн() относится к шлчис.ш имьной те.хнике и позволяет ())икси)овап неустойчивые сбои в информани.оиной последо вате.тьн ост и улементои, вос11рои:(водимоГ| многократно по одному и тому же алгоритму, а также обеспечивает проверку функииони рования самого устройства. Иель и:)о6ретения - повышение достоверности )аГк)Т1) устройства. Устройство содержит узел 5 стробироваиия, к...
1392567![Генератор тестов Генератор тестов](https://img.patentdb.ru/i/200x200/3bb2b8318d7e7ee4e793fc60df3333ff.jpg)
Генератор тестов
Изобретение относится к вычислительной технике и может быть использовано в аппаратуре контроля и диагностирования-цифровых узлов. Цель изобретения - расширение .области применения за счет реализации возможности .генерации тестов для тестирования блоков, имеющих двунаправленные входы/выходы. Генер-атор содержит блок 2 памяти тестов для хранения теста, блок 10 памяти реакций для ре...
1405060![Запоминающее устройство с обнаружением ошибок Запоминающее устройство с обнаружением ошибок](https://img.patentdb.ru/i/200x200/5c7e8b11414f06ff4ad40ba285ad5462.jpg)
Запоминающее устройство с обнаружением ошибок
Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств с высокой достоверностью вьщаваемой информации. Цель . изобретения - повьшение быстродействия устройства, которое достигается за счет уменьшения времени для вычисления контрольных разрядов и детерминирования сигнала ошибки. Устройство содержит регистр 1 числа, первый 2 и...
1425787![Устройство для умножения двоичных чисел Устройство для умножения двоичных чисел](https://img.patentdb.ru/i/200x200/5ea04817f448a671feeb3c1238af05dc.jpg)
Устройство для умножения двоичных чисел
Изобретение относится к арифметическим устройствам цифровых вычислительных машин и позволяет вычислять произведения двоичных чисел в последовательном коде при последовательном приеме сомножителейо Целью изобретения является повьаиение быстродействия при задании сомножителей последовательным кодом Устройство для умножения двоичных: чисел содержит регистр 1 множимого и регистр 2 мн...
1439579![Преобразователь последовательно-параллельного кода в параллельный Преобразователь последовательно-параллельного кода в параллельный](https://img.patentdb.ru/i/200x200/ca3d796ac742bc17f420481a2c9d5f28.jpg)
Преобразователь последовательно-параллельного кода в параллельный
Изобретение относится к области вычислительной техники и автоматики., Цель изобретения - расширение области применения преобразователя путем обеспечения возможности преобразования кодовых слов произвольной разрядности , кратной 2, Преобразователь содержит счетчик I, элементы И 2 первой группы, информационные коммутаторы 3, коммутаторы 4 управления, элементы И 5 второй группы, три...
1444962![Устройство для фиксации неустойчивых сбоев Устройство для фиксации неустойчивых сбоев](https://img.patentdb.ru/i/200x200/82d97de0ea45488a54cf744c5281a745.jpg)
Устройство для фиксации неустойчивых сбоев
Изобретение относится к области вычислительной техники и может быть использовано для фиксации неустойчивых сбоев в процессе циклической работы цифровых объектов исследования. Цель изобретения - повышение достоверности фиксации неустойчивых сбоев. Указанная цель достигается тем, что в устройство, содержащее первый 1 и второй 12 элементы И, первый 2 и второй 10 регистры, первый 3, в...
1541612![Устройство цифровой задержки информации с контролем Устройство цифровой задержки информации с контролем](https://img.patentdb.ru/i/200x200/2179f4308fc05e15bed38bca99c1ad7c.jpg)
Устройство цифровой задержки информации с контролем
Изобретение относится к вычислительной технике и может быть использовано в линиях задержки цифровой информации. Целью изобретения является упрощение устройства . Устройство .содержит элемент И 1, счетчик 2 по модулю(п+1), первый з и второй 8 блоки свертки, блок 4 выработки адреса, накопитель 5, регистр 6 контрольных разрядов , выходной регистр 7, блок 9 сравнения, D-триггер 10, р...
1635225