Устройство для автоматического контроля интегральных схем

Устройство для автоматического контроля интегральных схем

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электронной технике и служит для повьппения быстродействия допускового контроля входного тока КМОП-структур. Устройство содержит задатчик 1 кодов и кома1Щ, источник 2.опорного напряжения , программируемьй источник 3 напряжения , повторители 4 и 15, измерительный резистор 5, коммутатор 6, блок 7 подключения и источник 8 граничных значений. Кроме того, устройство включает инвертор 9, сумматор 10, компаратор 11, суммирующий резистор 12, инвертирующий усилитель 14, резистор 17 обратной связи, ключи 18 и 19 и запоминающий конденсатор 20. Введение блока 22 запуска, блока 23 оптимизации контроля и образование новых функциональных связей обеспечивают возможность проведения контрольных замеров при неустановившемся режиме работы измерительной цепи, т.е. при разделении теста контроля тока на три подтеста и разбраковке большей части интегральных схем (99%) на первом подтесте. 3 ил. с (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51) 4 01 Е 31/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСХОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1145311 (21) 4099287/24-21 (22) 04.09.86 (46) 07.06.88. Бюл. ¹ 21 (72) В.В,Белогуб, Б.И.Бровко и Л.C..Номировский (53) 621.317.799(088.8) (56) Авторское свидетельство СССР № 1145311, кл. G 01 R 31/28, 1983. (54) УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОГО

КОНТРОЛЯ ИНТЕГРАЛЬНЫХ СХЕМ (57) Изобретение относится к электронной технике и служит для повышения быстродействия допускового контроля входного тока KMOII-структур.

Устройство содержит задатчик 1 кодов и команд, источник 2,опорного напря-. жения, программируемый источник 3 на„Л0„„1401418 А 2 пряжения, повторители 4 и 15, измерительный резистор 5, коммутатор 6, блок 7 подключения и источник 8 граничных значений. Кроме того, устройство включает инвертор 9, сумматор

10, компаратор 11, суммирующий резистор 12, инвертирующий усилитель 14, резистор 17 обратной связи, ключи 18 и 19 и запоминающий конденсатор 20.

Введение .блока 22 запуска, блока 23 оптимизации контроля и образование новых функциональных связей обеспечивают возможность проведения контрольных замеров при неустановившемся режиме работы измерительной цепи, т.е. при разделении теста контроля тока на три подтеста и разбраковке большей части интегральных схем (99) на нер- (/) вом подтесте. 3 ил.

1401418

Изобретение относится к электронной технике и может быть использовано для контроля параметров интегральных схем, в частности для допускового контроля статических параметров интегральных схем KMOII-структур.и является усовершенствованием устройства по авт. св. М 1145311.

Цель изобретения - повышение быст- 10 родействия долускного контроля входного тока КМОП-структур за счет проведения контрольных замеров при неуставившемся режиме работы измерительной цепи. 15

На фиг ° 1 представлена блок-схема устройства; на фиг.2 — функциональная схема блока запуска;- на фиг.3 — функциональная схема блока оптимизации контроля. 20

Устройство для автоматического. контроля интегральных схем содержит задатчик 1 кодов и команд, источник 2 опорного напряжения, программируемый источник 3 напряжения, первый повторитель 4, измерительный резистор 5, коммутатор 6, блок 7 подключения, источник 8 граничных значений, инвертор 9, сумматор 10, комларатор 11, суммирующий резистор 12, объект 13 30 контроля, инвертирующнй усилитель 14, второй повторитель 15, входной резистор 16, резистор 17 обратной связи, первый 18 и второй 19 ключи, запоминающий конденсатор 20, общую шину 21, у блок 22 запуска и блок 23 оптимизации контроля.

Первый выход задатчика 1 кодов и команд через источник 2 опорного напряжения соединен с входом источника ф)

8 граничных значений и с входом программируемого источника 3 напряжений, первый выход которого соединен с первым выводом измерительного резистора

5, второй вывод которого через после- 45 довательно соединенные первый ключ 24 коммутатора 6 и первый ключ 27 блока

7 подключения соединен с клеммой для подключения выводов объекта 13 контроля, которая через последовательно соединенные второй ключ 28 блока 7 подключения и второй ключ 25 коммутатора 6 соединена с входом повторителя 4, выход которого соединен с вторым входом программируемого источни- 5 ка 3 напряжения и через инвертор 9 с первым входом сумматора 10, второй вход которого соединен с выходом программируемого источника 3 напряжения, управляющий вход которого соединен с вторым выходом задатчика 1 кодов и команд, третий, четвертьш, пятый и шестой выходы которого соединены с управляющими входами соответственно измерительного резистора 5, коммутатора 6, блока 7 подключения и источника 8 граничных значений, выход которого соединен с первым входом компаратора 11, второй вход которого соединен с выходом сумматора 10 и через входной резистор 16 с входом инвертирующего усилителя 14, выход которого соединен с первым выводом первого ключа 18, второй вывод которого соединен с входом повторителя 15 и через запоминающий конденсатор 20 с общей шиной 21.

Выход повторителя 15 соединен с первым выводом ключа 19 и через резистор 17 обратной связи с входом инвертирующего усилителя l4 седьмой и восьмой выходы задатчика 1 кодов и команд — с управляющими входами сОответственно первого ключа 18 и второго ключа 19, второй вывод которого через суммирующий резистор 12 соединен с третьим входом коммутатора 11, выход которого соединен с выходом устройства и с первым входом задатчика 1 кодов и команд, девятый выход которого соединен с первым входом блока

23 оптимизации контроля.

Десятый, одиннадцатый и двенадцатый выходы задатчика 1 кодов и команд соединены соответственно с первым, вторым и третьим входами блока

22 запуска, первый и второй выходы которого соединены соответственно с вторым и третьим входами задатчика 1 кодов и команд, четвертый вход которого соединен с третьим выходом блока 22- запуска и с вторым входом блока 23 оптимизации контроля, выход которого соединен с четвертым входом блока 22 запуска, четвертый выход ко" торого соединен с третьим входом блока 23 оптимизации контроля.

Коммутатор 6 содержит первые 24 и вторые 25 ключи, резистор 26 предназначен для передачи испытательного напряжения на соответствующие входы блока 7 подключения.

Блок 7 подключения содержит первые 27 и вторые 28 ключи.

Источник 8 граничных значений содержит усилитель 29, резистор 30 и

31 и предназначен для выработки напЭО

3 14014 ряжения, соответствующего гра>.пчному значению поля допуска контролируемого тока.

Инвертор 9 содержит усилитель 32 и равные по величине резисторы 33 и 34.

Сумматор 10 содержит усилитель 35, резистор 36 обратной связи и суммирукицие резисторы 37 и 38. 10

Компаратор 11 содержит усилитель

39, резисторы 40 и 41 и предназначен для сравнивания входных напряжений.

Программируемый источник 3 напряжения содержит инвертирукнций усили- 15 тель 42, резисторы 43 и 44 и предназначен для выработки испытательного напряжения.

Блок 22 запуска содержит формирователь 45 импульса разрешения, триг- 20 гер 46 разрешения повторения тестов, формирователь 47 счетных импульсов, элемент ИЛИ 48, формирователь 49 импульсов сброса и пуска следующего теста и служит для выработки сигнала 25

"Разрешения повторения теста", по которому без изменения номера теста осуществляется допусковый контроль, т,е. осуществляется пуск следующего подтеста. Кроме того, формируется сигнал "Пуск следующего теста", который является сигналом окончания процесса допускового контроля.

Блок 23 оптимизаций контроля содержит счетчик 50, схему 51 проверки на брак, схему 52 фиксации конца третьего подтеста и элемент ИЛИ 53.

Блок 23 оптимизации контроля выполняет следующие функции.

По результатам допускового контро- gp ля в поцтесте формирует сигнал "Результат анализа". Если измеряемый параметр не выходит за пределы граничных значений, на выходе элемента ИЛИ

53 устанавливается логический "0".

Блок 22 запуска в этом случае запрещает повторение подтестов, формирует сигнал "Пуск следующего теста" и осу" ществляет сброс счетчика 50 °

Если результат допускового контро" ля выходит за пределы граничных значений, вышеперечисленные сигналы не формируются, а блок 22 запуска не saпрещает переход к выполнению следующих подтестов по сигналу "Строб".

Задатчик 1 кодов и команд обеспечивает требуемые режимы работы устройства (выбор необходимого коэффициента передачи программируемого исf8

-.o÷HHKÿ 3 напряжения и необходимой величины измерительного резистора 5, включение необходимых ключей коммутатора 6 и блока 7 подключения), для чего вырабатывает соответствующие коды. Кроме того, задатчик 1 обеспечивает необходимую последовательность включения источника 2 опорного напряжения и источника 8 граничных значений, а также управляет работой блока

22 запуска и блока 23 оптимизации контроля °

Устройство для автоматического контроля интегральных схем работает следующим образом.

Процесс допусковога контроля входного тока объекта 13 контроля (интегральной схемы) состоит из подготовительного этапа и трех измерительных (трех подтестов). Подготовительный этап заключается в задании на выводы объекта 13 контроля испытательного напряжения от программируемого источника 3 напряжения через измерительный резистор 5, коммутатор 6 и блок 7 подключения (фиг.1). При этом величина резистора 5 устанавливается минимальной для уменьшения времени переходного процесса установления напряжения на контролируемом выводе объекта 13 кснтроля, На первом измерительном этаге (первом подтесте) по команде из:«адатчика 1 кодов и команд программируемый источник 3 напряжени. : устанавливает необходимое напряж ние на выходе с помощью источника 2 опорного напряжения и резисторов 43 и 44. Полученное напряжение через измерительный резистор 5 и замкнутые контакты ключа 24 коммутатора 6 поступает в изме". рительную линию (вход блока 7 подклю" чения), Величина измерительного резистора 5 устанавливается эадатчиком 1 в соответствии с диапазоном контроли" руемого входного тока объекта 13 контроля, Отрицательная обратная связь с вывода измерительного резистора 5 через резистор 26 коммутатора 6 и повторитель 4 на второй вход программируемого источника 3 напряжений (резистор 44) обеспечивает компенсацию падения напряжения на измерительном резисторе 5.

По команде задатчика 1 кодов и команд замыкается один из ключей 27 (соответствующий контролируемому выводу схемы) блока 7 подключения. Че30

5 14014 рез измерительный резистор 5 при этом протекает суммарный ток, равный сумме токов утечки в измерительной линии, коммутаторе 6, цепях обратной связи, повторителе 4 и входного тока объекта 13 контроля. Падение напряжения на измерительном резисторе

5, пропорциональное сумме этих токов, выделяется сумматором 10. При этом на 10 первый вход сумматора 10 поступает напряжение с выхода повторителя 4 через инвертор 9, выполненный на базе усилителя 32 с единичным коэффициентом усиления, определяемым резистора- 15 ми 33 и 34 ° На второй вход сумматора

i0 поступает напряжение с выхода программируемого источника 3 напряжений.

Коэффициент передачи сумматора 10 определяется резистором 36 обратной связи. Выделенное напряжение с выхода сумматора 10 поступает на вход компаратора 11 (резистор 40) .

С выхода источника 8 граничных значений поступает напряжение, соответствующее граничному значению. Необходимое напряжение на выходе источника 8 граничных значений устанавливается резисторами 30 и 31 по команде задатчика 1 с помощью источника 2 опорного напряжения. Таким образом, во время переходного процесса установления гока через измерительный резистор 5 (конечное значение тока через резистор 5 не установилось из-за

35 его инерционности) производится сравнение в компараторе 11 напряжения на измерительном резисторе 5 (напряжение пропорционально току, протекающему через резистор) с граничным значением 4 на выходе источника 8 граничных значений, т ° е. на этом этапе осуществля ется допусковый контроль в неустановившемся режиме суммы входного тока объекта 13 контроля и паразитного тока утечки измерительной линии, коммутатора 6 и блока 7 подключения. Результат сравнения с выхода компаратоI ра 11 поступает в задатчик 1 кодов и команд, который вырабатывает сигнал 5О

"Годен" и "Брак" в зависимости от того, находится ли контролируемый ток в пределах допуска или выходит за пределы.

Если значение контролируемого в входного тока находится в граничных значениях, процесс допускового контроля заканчивается и в блоке 22 за11 н пуска вырабатывается сигнал Пуск

18 6 следующего теста", по которому осуществляется переход к тесту допускового контроля следующего параметра. В этом случае блок 22 запуска и блок 23 оптимизацли работают следующим образом.

При поступлении сигнала Разрешение" на вход формирователя 45 импульсов разрешения блока 22 запуска на выходе формирователя появляется единичный импульс, который устанавливает на выходе триггера 46 уровень логической 1 что является сигналом

Разрешение повторения подтеста" (фиг.2). Этот сигнал поступает в задатчик 1 кодов и команд, который с задержкой, равной длительности подтестз, выдает сигнал "Строб" в формирователь 47 счетных импульсов блока

22 запуска. По этому сигналу формирователь 47 счетных импульсов формирует сигнал Счетный импульс, который поступает в задатчик 1 кодов и команд и на вход счетчика 50 блока 23 оптимизации.

Кроме того, сигнап "Счетный импульс" поступает в схему 51 проверки на брак в первом подтесте (фиг.3) и в схему 52 фиксации конца третьего подтеста блока 23 оптимизации. По окончании первого подтеста и при условии, что по цепи сигнала "Результат контроля" на входе схемы 51 блока 23 оптимизации присутствует уровень логического 0 (проверяемый параметр не выходит за пределы граничных значений), на выходе схемы 53 устанавливается сигнал "Результат анализа" (уровень логической "1").

Этот сигнал поступает в блок 22 запуска на вход формирователя 49 импульсов сброса. В этом случае формирователь 49 импульсов сброса устанавливает триггер 46 в исходное состояние, что запрещает выполнение следующего подтеста, и сигналом Сброс счетчика" устанавливает счетчик 50 блока 23 оптимизации контроля в исходное состояние.

Кроме того, по сигналу "Результат анализа" формирователя 49 импульсов сброса формирует сигнал "Пуск следующего теста" (уровень логической "1"), который поступает в задатчик 1 кодов и команд. Сигнал "Пуск следующего теста" является подтверждением того, что в первом подтесте величина контролируеморо входного тока объекта 13 контроля не выходит эа пределы уста1401418 новленных граничных значений. Процесс допускового контроля тока прекращается.

Если по окончании первого подтеста в цепи сигнала Результат контроля" присутствует уровень логической "1" (контролируемый параметр выходит за пределы граничных значений), триггер

46 блока 22 запуск- и счетчик 50 бло- 10 ка 23 оптимизации не сбрасываются и в цепи сигнала Разрешение повторения подтестов сохраняется высокий уровень, что является разрешением к выполнению второго подтеста контроля.

На втором измерительном этапе (втором подтеств) по команде из задатчика 1 кодов и команд на выходе программируемого источника 3 напряжений (фиг.1) устанавливается необходи- 20 мое напряжение, вывод объекта 13 контроля отключен, Отрицательная обратная связь с вывода измерительного резистора 5 через резистор 26 коммутатора 6 и повторитель 4 обеспечивает 26 компенсацию падения напряжения на измерительном резисторе 5. В этом случае через измерительный резистор 5 протекает ток, равный сумме токов утечки в измерительной линии, KohmY- 30 таторе 6, цепях обратной связи и повторителе 4. Падение напряжения на измерительном резисторе. 5, пропорциональное этому току, выделяется сумматором 10 с помощью инвертора 9. Это напряжение запоминается на запоминающем конденсаторе 20, подключенном к входу повторителя 15 с высокоомным входом.

Под действием отрицательной обратной связи, образованной резистором 17, напряжение на конденсаторе 20 устанавливается таким, что на выходе .повторителя 15 появляется напряжение, равное напряжению на выходе сумматора 10, но с противоположным знаком.

Равенство напряжений обеспечивается равенством величин сопротивлений резистора 17 обратной связи и входного 50 резистора 16. Таким образом, на выходе повторителя 15 присутствует напря- жение, пропорциональное току утечки.

Ключ 19 разомкнут.

Затем по команде задатчика 1 ключ

18 размыкается, а запоминающий конденсатор 20 поддерживает на выходе повторителя 15 напряжение, соответствующее току утечки, Таким образом, на вт:.-рэм этапе производится вьделение иаг.ряжения, соответствук цего ток ; утеч » в измерительньгх цегях. На тре; ьем измерительном этапе (третьем подтес,e) по команде задатчика кодов и команд замыкаютгя ключи 27 и 28, сс; †-HpTcTвующие контролируемому выводу объекта

13 контроля, блока 7 подключения (фиг.1). Напряжение с выхода проггаммируемого источни.;а 3 напряг =ний через измерительный резистор ", коммутатор 6 и блок 7 подключения поступает на вывод испытуемой схемы. Падение напряжения на измерительном резисторе 5 выделяется сумма";ором 10 и поступает на второй вход компаратора 11 (резистор 40). При этом на первый вход компаратора 11 через суммирующий резистор 12 и замкнутый по команде задатчика 1 кодов и команд ключ 19 поступает напряжение, соответствующее инвертированному току утечки. На третий вход компаратора 11 (резистор 4 1) поступает напряжение с выхода источника 8 граничных значений, соответствующее граничному значению входного тока объекта 13 контроля,, В этом случае в компараторе сравнивается напряжение с восхода Hc " точника 8 граничных значений (соот- ветствующее заданному гран>:чному значению тока в установившемся релпм -) с напряжением на измерит . ьно> резисторе 5 (соответствующем сумме входного тока объекта 13 контроля и токов утечки измерительных цепей в у тановившемся режиме) и с напряжением на выходе повторителя 15, которое измерено на втором подтесте и хранится на запоминающем конденсаторе 20. Величина этого напряжения соответствует току утечки в измерительных цепях с противоголожным знаком. На выходе компаратора 11 появляется результат сравнения входного тока объекта 13 контроля с граничным значением с компенсацией токов утечки.

Большинство ИС КМОП-структур (=99X) имеет входные токи в несколько раз меньше, чем предельно допустимые значения по техническим условиям.

Например, при допустимом значении тока 50нЛ 99Х интегральных схем имеют входные токи менее 10нА. Менее 1Х интегральных схем контролируется в установившемся режиме за время значительно больше, остальные 99Х вЂ” за

1401418 время меньше с, где E — постоянная времени измерительной цепи.

Введение в известное устройство для автоматического контроля инте5 гральных схем дополнительного блока запуска и блока оптимизации позволяет повысить быстродействие допускового контроля тока эа счет разделения теста контроля тока на три подтеста и 10 разбраковки большей части интегральных схем (=eeZ) на первом подтесте в неустановившемся режиме за короткое время.

Формула изобретения

Устройство для автоматического контроля интегральных схем по авт. св. Я 1145311, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия допускного контроля

Ф входного тока, в него введены блок запуска и блок оптимизации контроля, первый вход которого соединен с девятым выходом задатчика кодов и команд, десятый, одиннадцатый, двенадцатый выходы которого соединены соответственно с первым, вторым и третьим входами блока запуска, первый и второй выходы которого соединены соответственно с первым и вторым входами задатчика кодов и команд, третий вход которого соединен с третьим выходом блока запуска и с вторым входом блока оптимизации контроля, выход которого соединен с четвертым входом блока запуска, четвертый выход которого соединен с третьим входом блока оптимизации контроля, выход компаратора соединен с четвертым входом задатчика кодов и команд.

1401418

Составитель В.Юхлин

Техред И.Верес Корректор В.Бутяга

Редактор П.Гереши

Подписное

Заказ 2781/45

Тиржк 772

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб, д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4