1432499 - Устройство для вычисления систем логических функций

Устройство для вычисления систем логических функций

Иллюстрации

Показать все

Реферат

Изобретение относится к вычислительной технике и предназначено для реализации систем логических функций . Цель изобретения - упрощение устройства за счет уменьшения количества элементов памяти. Цель дЬстигается тем, что устройство содержит m матриц памяти, два дешифратора, m групп элементов ИЛИ, m коммутаторов и m элементов СЛОЖЕНИЕ ПО МОДУЛЮ 2, две группы информационных входов, выходов. X, При подаче переменных х 1 k, .., и переменных первую группу входов fc+,. .... х на вторую группу входов на выходах устройства реализуются логические функции f Xj , . ., 1 зависящие от п переменных X, 2 ил., 2 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (и) А1 (51)4 С 06 Р 7 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО;ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4225483/24-24 ,(22) 07.04.87 (46) 23.10.88. Бюп. Р 39 (72) Л.Б.Авгуль, В.П.Супрун, В.А.Мищенко и В.П.Якуш (53) 681.3(088 ° 8) (56) Авторское свидетельство СССР

Р 1119004, кл. G 06 F 7/00, 1983.

Авторское свидетельство СССР

И 1264160, кл. G 06 F 7/00, 1985. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СИСТЕМ

ЛОГИЧЕСКИХ ФУНКЦИЙ (57) Изобретение относится к вычислительной технике и предназначено для реапизации систем логических функций. Цель изобретения вЂ” упрощение устройства за счет уменьшения количества элементов памяти. Цель дЬстигается тем, что устройство содержит

m матриц памяти, два дешнфратора, m групп элементов ИЛИ, ш коммутаторов и ш элементов СЛОЖЕНИЕ ПО МОДУЛЮ 2, две группы информационных входов, выходов. При подаче переменных х,, х, ..., х на первую группу входов и переменных х „, ..., х„ на вторую группу входов на выходах устройства реализуются логические функции Е „

f, зависящие от и переменных

Р х, х, . е °, х(,. 2 ил., 2 табл.

1432499

Изобретение относится к вычислитЕльной технике и предназначено для реализации систем логических функций, описывающих работу цифровых преобра5 з9вателей.

Цель изобретения вЂ” упрощение устрОЙства sa счет уменьшения количества элементов памяти.

На фиг. 1 приведена структурная схема предлагаемого устройства; на фиг. 2 вЂ” пример функциональной схемы устройства.

1 Устройство (фиг. 1) содержит дешифратор 1 и 2, m (по числу реализуе- 15 х устройством логических функций) блоков 3.1-3,m памяти, m групп 4. 11

4 ш элементов ИЛИ, m коммутаторов

5 1-5.m элементов СЛОЖЕНИЕ ПО ИОДУ2 6.1-б.m, первую 7 и вторую 8 2р г уппы информационных входов, т выходов 9.1-9,m, ° °

Устройство работает следующим ofip эом. !

На вход 7 первого дешифратора 1 25 подаются двоичные переменные х, х, на вход 8 второго дешифратора 2д оичные переменные х,,, ..., х„.

1(1 1

Н выходах 9. >-9,m устройства реали э тся логические функции Е, (х,, 30

° ау хп) у еае Гщ(х х е и ° хп) с ответственно.

Система m логических функций (х„х, ..., х), где i=1,2, t

m, разлагается по Шеннону по

k(k (п) переменным х „х, ..., х

ИФ Функции (p, (X>„,, ° ° °, х„)

1,2...,2 „Таким образом, каждой функции f; соответствует 2 функций

Логические функции Ц,. размещаются в памяти так, что каждая иэ них занимает одно слово (строку) в -й матрице (блоке) памяти. Очевидно одноименным разрядам S (S = 1,.

2 ) функции д "(„, °... ), где j = 1, 2,, ..., 2, соответствуют логические функции P ° (х 1, х ° °, х1,), каждая иэ которых занимает

-S "й столбец в i-й матрице памяти.

Следовательно„ переменные х „, 50 х определяют функцию g 1 В х Й мат рйце, а переменные х,, х,, ..., х 1,вЂ” значение выбранной функции <,. которое совпадает со значением функции К;(х „, х .. ...., Х„) на данном

55 наборе переменных х „х,, ..., х:,.

Если переменные х „ х,, ..., х. подают на первый дешифратор, выход которого подключает к адресным шинам матриц памяти, переменные х,. к 1 х„ подают на второй дешифратор, выход которого подключают к управляющим входам коммутаторов, информационные входы которых соединяют соответственно с выходами матриц памяти, на выходе коммутаторов реализуются функции f (х, х, ..., х ), где i = 1, 2, ..., m.

С целью уменьшения аппаратурных затрат все попарно тождественные и вэаимоинверсные функции у; = (ii;e <,-, v;e3 « 1, г.

1 = 1, 2, ..., 2 " S Ф 1), которым соответствуют сигналы на S-м и

1-м выходам второго дешифратора, pasмещаются в памяти так, чтобы они занимали один столбец. Тогда соответствуняций управляющий вход коммутатора подключается к выходу элемента

ИЛИ, входы которого соединяются с

S-м и 1-м выходам второго дешифратора 2. Таким образом, в результате такого объединения в i-ю матрицу 3i памяти заносятся Р; логических функ ций k переменных .. (х „х, и1т

X ) (f. lft)X (y Xg 9 ° е е, Х ), (,/ . (Х1, ts х... ., Х), где = 1, 2, и-

S = 1, 2, ..., 2 . При этом г-е выходы второго дешифратора 2, для которых 4,.„ = у,.„, объединяются на входе одного из элементов ИЛИ i-й группы 4;, выход которого подключается к первому входу i-ro элемента

СЛОЖЕНИЕ ПО МОДУЛЮ 2 6i, второй вход которого подключен к выходу i-ro ком( мутатора 5, а выход соединяется с 1 1

1-м выходом 9,; устройства, на котором и реализуется заданная логическая. функциЯ 1 i (x g х у ° е ° у хп) °

Работу предлагаемого устройства рассматривают на примере реализации трех логических функций памяти переменных (табл. 1) .

Разлагают функции f:;(х х, х х,х),гдеi=1,2,3,по1с= переменным х и х (табл, 2):

Й (х y xgy xsy xqy х ) =х.,1 xg 4-1ч

U Xi X p. VX), Х Lp. ЧХ1Х (° °

Рассматривают, например, реализации функции Г 1(х.1у х у х х4 ф х ), Иэ табл. 2 следует

1432499

< > = 4и rs

= fÔ,(Õ1ó X1) ь

4 1 Г (х х ) 1

4 „= з "

Следовательно, в первую матрицу

3.1 памяти заносят три функции (P, =3) )и = К4(х g s х ) э ) Г (х11 х ) ф p = Йз (х,, х ).

Причем первая группа 4.1 элементов

ИЛИ содержит три элемента, входы первого из которых соединяются с первым, вторым, пятым, седьмым и восьмым выходами второго дешифратора 2, входы второго элемента ИЛИ соединяются с третьим и четвертым выходами второго дешифратора 2, входы третьего элемента ИЛИ соединяются с пятым и седьмым выходами второго дешифратора 2. Выход первого элемента ИЛИ подключается к управляющему входу первого коммутатора 5. 1, соответствующий.информационный вход которого подключается к выходу первого столбца матрицы 3.1 памяти, в котором размещена таблица истинности функции gq<= 4« = 4r<

= < =, = 9 . Выход второго элемента

ИЛИ подключают к следующему управляющему входу первого коммутатора 5.1„ соответствующий информационный вход которого подключается к выходу второго столбца матрицы 3.1 памяти, в котором размещена таблица истинности функции . /; =, =, . ФУнкция ) 1ъ 16 ) He eeT тождествен ной или взаимоинверсной функции, Поэ.тому соответствующий ей управляющий вход коммутатора 5.1 непосредственно соединен с шестым выходом второго дешифратора 2.

Выход третьего элемента ИЛИ подключен к одному из входов первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ 2 6. t, второй вход которого соединен с выходом первого коммутатора 5.1. Этим обеспечивается инвертирование функции ъ для получения прямых зна4<1 чений функций, и у„7 . В общем случае инверсные функции могут размещаться в нескольких столбцах мат25

55 рицы памяти, но для получения их прямых значений достаточно одного элемента ИЛИ, выход которого подключается к входу элемента СЛОЖЕНИЕ ПО

МОДУЛЮ 2, а входы соединяются с выходами второго дешифратора 2, соответствующими:всем функциям, инверсные значения которых занесены в данную матрицу памяти.

Логические функции f< и f реализуются аналогично.

Таким образом, при подаче переменных х„x, ..., х g на входы 7 первого дешифратора 1 и переменных х +,, ..., х „на входы 8 второго де. шифратора 2 на выходах 9.1-9.m устройства реализуются логические функции Г 1, ..., и соответственно.

Формула изобретения

Устройство для вычисления систем логических функций, содержащее первый и второй дешифраторы, m групп элементов ИЛИ (m вЂ” количество реализуемых устройством логических функций), m коммутаторов и m блоков памяти, выходы каждого i-ro (i = 1, m) из которых соединены с информационными входами i-го коммутатора, информационные входы первой группы устройства соединены с входами первого дешифратора, выходы которого соединены с адресными входами m блоков памяти, информационные входы второй группы устройства соединены с входа- . ми второго дешифратора, выходы которого соединены с входами элементов

ИЛИ групп с первой по m-ую, выходы первой группы элементов ИЛИ i-й группы соединены с управляющими входами i-ro коммутатора, о т л и ч аю щ е е с я тем, что, с целью упрощения sa счет уменьшения количества элементов памяти; содержит m элементов СЛОЖЕНИЕ ПО МОДУЛЮ 2, причем выход i-ro (i = 1, m) из которых сое-! динен с i-м выходом устройства, а первый вход i-го элемента СЛОЖЕНИЕ

ПО МОДУЛЮ 2 соединен с выходом i-го коммутатора, второй вход i-ro элемента СЛОЖЕНИЕ ПО МОДУЛЮ 2 соединен с второй группой выходов элемента

ИЛИ i-й группы.

1432499 х, Х4

0 О

1 О

О О

1 О

О 1

1 О

О 1

1 О

О 1

1 1

О 0

1 О

О О

1 О

О О

1 1

0 О

1 О

О 1

О х, х

О 0 О.

О О О

О О 0

О О 1

О 0 1

О .О

О О 1

О 1 О

О 1 1

О I

О 1 1

1 О О

1. О О

1 О О

1 О 1

1 О

1 О 1

1 0 1

1 1 О

О 1

1 1

О 1

1 О

О О

1 0

Та блица

f Е

1432499

Продолмение табл. х

1 0

1 1

О О

1 О

0 1

Таблица

0 О

0 1

1 1

0 0

О О

+I!

f (Y)j 1

2 1 .3 О

4 0

1 1

2 0

3 0

4 1

1 0

2 0

3 0

0 1 0

1 0 О

1 0

0 1

1 0

1 1

0 1

О 0

1 0

0 1

1432499

Составитель Б. Сорокин

Техред Л. Сердюкова Корректор С.Черни

Редактор И..Горная

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ, 5441/41

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Устройство для вычисления систем логических функций

Патент 1432499