Устройство для синхронизации блоков памяти

Устройство для синхронизации блоков памяти

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в блоках синхронизации дискретных устройств. Отличительной особенностью устройства является то, что устройство позволяет установить индивидуальную для каждого модуля памяти временную диаграмму, отвечающую требованию максимального быстродействия . Более высокая надежность работы достигается за счет сдвига всех синхросигналов от грантов в область устойчивой работы, что исключает сбои при колебаниях температуры и питающих напряжений. Цель изобретения - повышение достоверности работы. Поставленная цепь достигается за счет того , что вторая группа выходов коммутатора соединена с группой входов распределителя импульсов, четвертый выход которого соединен со стробирующим входом коммутатора, вход распре- S делителя импульсов соединен с выходом формирователя синхроимпульсов. 5 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

09) (Ю (gg 4 С 06 F 1/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (21) 4031750/24-24 (22) 03.03.86 (46) 23.11.88; Бюп. Р 43 (72) Д.А. Бруевич, P.М. Воробьев, А.Г.Куликов и Н.А.Смирнов (53) 68 1. 3 (088. 8) (56) Авторское свидетельство СССР

В 1169017, кл. С 11 С 7/00, 1983.

Авторское свидетельство СССР и 1247853, кл. С 06 F 1/04, 1984. (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ БЛОК0В ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано в блоках синхройизации дискретных устройств. Отличительной особенностью устройства является то, что устройство позволяет установить индивидуапьную для калдого модуля памяти вр еменную диаграмму, отвечающую требованию максимального быстродействия. Более высокая надежность работы достигается за счет сдвига всех синхросигналов от границы в область устойчивой работы, что исключает сбои при колебаниях температуры и питающих напряжений. Цель изобретения - повышение достоверности работы. Поставленная цель достигается за счет того, что вторая группа выходов коммутатора соединена с группой входов распределителя импульсов, четвертый выход которого соединен со стробирующим входом коммутатора, вход распределителя импульсов соединен с выходом формирователя синхроимпульсов. S un.

1439566

Изобретение относится к вычислительной технике и может быть исполь зовано в блоках синхронизации дис кретных устройств.

Целью изобретения является повыше, ние достоверности работы.

На фиг. 1 представлена схема устройства на Фиг. 2 — схема распределителя импульсов; на фиг. 3 — схема 10

Формирователя синхроимпульсов, на

Фиг. 4 и 5 — схема коммутатора., Устройство содержит распределитель 1 импульсов, формирователь 2 син;хроимпульсов и коммутатор 3. 15

Распределитель 1 импульсов содержит триггеры 4-6, элементы ИЛИ 7-9, счетчик 10, дешифратор 11, элементы

; И 12 и 13, мультиплексор 14, первый, вход 15, первый выход 16, выходы 17- 20 i.23 группы, второй вход 24, третий

1 выход 25, третий вход 26„ входы 27-! 33 группы, второй 34 и четвертый 35 выходы. !

Формирователь 2 синхроимпульсов 25 содержит счетчик 36, дешифратор 37, группы 38-41 элементов задержки, эле,менты ИЛИ 42-73 группы, элемент И

: 74, вход 75 запуска и выходы 76-107.

Коммутатор 3 содержит мультиплексоры 108-114, счетчики 115-121 элемент И 122, первую группу элементов

И 123-128, вторую группу элементов

И 129-135, третью группу элементов

И 136-142, регистр 143 сдвига, элементы ИЛИ 144-150 группы, выходы

151-157 мультиплексоров и выходы 158164.

Устройство работает следующим об, разом.

Вначале устройство устанавливается в исходное состояние путем обнуления триггеров 4-б,.счетчиков 10, 115-121 и регистра 143 сдвига и записи единиц в счетчик 36 (цепи начальной установки не показаны). Пос— ле этого оно переходит в режим наст.ройки синхросигналов, в йроцессекото-: рои с помощью ЭВМ или средств встроенного контроля проводится периодическое тестирование памяти. При каждом обращении к ней на вход 75 формирователя синхроимпульсов поступает сигнал "Запуск". Он проходит на

55 стробирующий вход дешифратора 37 и„ так как в счетчике 36 записано число . (11), оказывается на его последнем четвертом выходе, откуда поступает на вход группы 4 1 элементов задержки»

Группы 38-41 состоят из 32 последовательно соединенных элементов, причем 38 < t

107 элементов ИЛИ 45, 50, 52, 66, 67.

69 и 73. Так как на всех инверсных выходах регистра 143 сдвига присутствуют логические единицы, то синхро» импульсы через элементы И 136-142 и элементы ИЛИ 144-150 подаются на выходы 158-164 устройства в качестве синхросигналов СС1-СС7.

Начальная последовательность синхросигналов формирует в устройстве временную диаграмму со значительными запасами по всем параметрам, что гарантирует ее надежную работу, но не обеспечивает высокого быстродействия.

При отсутствии в памяти отказов ее тестирование заканчивается успешно, в результате чего на вход 15 нормальной работы выдается отрицательный импульс, При наличии отказов отрицательный импульс поступает на вход отказа памяти распределителя 1 и, так как в этот момент на выходе элемента И

74 присутствует логическая единица, которая через мультиплексор 14 подается на информационный вход триггера

5, то по положительному перепаду напряжения на входе синхронизации он = переходит в. единичное состояние. При этом на выход 25 устройства выдается признак устойчивого отказа, свидетельствующий а невозможности устранения неисправности путем коррекции времен" ной диаграммы.

При поступлении импульса на вход

15 распределителя 1 на обоих входах элемента ИЛИ 7 имеются логические нули и на его.выходе. формируется отрицательный импульс, который своим зад,ним фронтом переводит триггер 6 в еди-ничное состояние. Одновременно импульс с входа 15 проходит элемент И

4

И 136 и логической единицы на первый вход элемента И 129 коммутатора 3 °

"Запуск" и первым синхроимпульсом возрастает на величину t, Если и в этом случае в памяти обнаружены ошибки, то описанный процесс повторяется и задержка еще раз увеличивается.

В процессе тестирования памяти в ней может возникнуть независящая от временной диаграммы неисправность (например, выходит из строя одна из микросхем накопителя). Тогда процесс постепенного увеличения задержки между сигналами "Запуск" и первым син- хроимпульсом продолжается до тех пор,, пока содержимое счетчика 115 не достигнет величины (11111). Это приводит к выдаче логической единицы на выход 27 элемента И 122 коммутатора

3. Поскольку в этот момент на управляющих входах мультиплексора 14 присутствует код (001), то логическая единица проходит и на его выход. По заднему фронту очередного отрицательного импульса на входе 24 распредев единичное состояние, и на выход 25 устройства выдается признак устойчивого отказа. На этом процесс настройки заканчивается.

143956

12 и поступает на стробирующий вход дешифратора 11. Так как íà его информационных входахприсутствуют логические нули, то отрицательный импульс IIpv. очередном тестировании время

5 проходит на выход 16 дешифратора, от- выдачи первого синхросигнала совпада" куда поступает на суммирующий вход ет с моментом формирования импульса счетчика 36 и своим задним фронтом на выходе 151 мультиплексора 108 переводит его в состояние (00) . IIoc-. коммутатора 3. Поскольку в счетчике ле этого проводится повторное тести- 10 115 записаны нули, то этим импульсом рование памяти, причем импульсы за- является синхроимпульс с выхода 76 пуска поступают на вход группы 38 элемента HJDI 42. В результате, время элементов задержки. Поскольку величи- задержки между сигналами "Запуск" на t у них минимальна, это приводит и первым синхроимпульсом уменьшаетк значительному сжатию временной диа- 16 ся на величину 3t, что может привесграммы памяти и она может оказаться ти к утрате работоспособности памяти. неработоспособной. Тогда на вход 24 При первой обнаруженной ошибке отриотказа памяти поступает отрицатель- цательный импульс поступает на вход ный импульс, который через элемент 24 распределителя 1 импульсов и, ИЛИ 9 и элемент И 12 проходит на пройдя элемент ИЛИ 9 и элемент И 12, стробирующий вход дешифратора 11 и выдается на стробирующий вход дешифоказывается на выходе 16. В результа- ратора 11. Так как в счетчике 10 те состояние счетчика 36 становится записано число (001), то отрицательравным (01) и последующее тестирова- ный импульс формируется на выходе 17 ние проводится с более растянутой ди- 25 дешифратора и своим задним фронтом аграммой. Так как в момент поступле- увеличивает содержимое счетчика 115 ния импульсов на вход 24 распредели- до величины (00001) . После этого вретеля 1 импульсов на выходе элемента мя выдачи первого синхросигнала совИ 74 присутствует логический ноль, то падает с моментом формирования синтриггер 5 остается в нулевом состоя- 30 хроимлульса на выходе 77 элемента нии и на третьем выходе 25 распреде- ИЛИ 43 и задержка между сигналами лителя 1 сигнала нет.

Если достигнутого расширения диаграммы оказывается недостаточно, то описанный процесс повторяется, иначе после окончания тестирования отрицательный импульс поступает на вход

15 и через элемент И 12 подается на стробирующий вход дешифратора 11, а затем на выход 16. В результате чис- 40 ло, записанное в счетчике 36, увеличивается еще на одну единицу, что обеспечивает запас надежности по величине й. Одновременно отрицательный импульс с входа 15 через элемент ИЛИ 4r„

7 поступает на первый вход элемента

ИЛИ 8. Поскольку íà его втором входе присутствует низкий уровень напряжения с инверсного выхода триггера 6, то отрицательный импульс формируется также на выходе элемента ИЛИ 8 и своим задним фронтом пе реводит счетчик 10 в состояние (001) .

Кроме того, отрицательный импульс поступает на синхровход регистра 143 лителя 1 импульсов триггер 5переходит сдвига и также своим задним фронтом записывает в его младший разряд единицу. Это приводит к выдаче логического нуля на первый вход элемента

14

При успешном окончании тестирования отрицательный импульс поступает на вход 15 распределителя 1 импульсов. Он проходит элемент И 12 и выдается на выход 17 дешифратора 11 что приводит к увеличению еще на одну . единицу содержимого счетчика 115. Это ,,необходимо для сдвига первого синхро сигнала от границы в область устойчи вой работы памяти. Одновременно отри цательный импульс проходит элементы

ИЛИ 7 и 8 и переводит счетчик 10 в

,состояние (010), а регистр 143 сдви,га — в состояние (0000011). На первый

1 вход элемента И l37 выдается логический ноль, а на первый вход элемента

i И 130 — логическая единица, и устройство переходит к настройке второго синхросигнала. Процесс его установки и всех последующих синхросигналов ,протекает аналогично.

В течение настройки последнего ,седьмого синхросигнала в счетчике 10, записано число (111) и на выходе эле мента И 13 присутствует логическая

:, единица, По заднему фронту импульса на входе 15 триггер 4 переходит в, единичное состояние, и на выход 34

) распределителя 1 выдается признак конца настройки. После этого память переходит в рабочий режим, а поступление импульсов на входы 15 и 24 распределителя 1 импульсов прекраща, ется.

1 ,Формула изобр ет ения

395бб

1О

35 лителя импульсов являются выходами конца настройки и устойчивого отказа устройства, причем распределитель импульсов содержит два триггера,три элемента ИЛИ, счетчик, дешифратор и первый элемент И, первый вход распределителя импульсов соединен с первым входом первого элемента ИЛИ и с синхровходом йервого триггера, разряд-. ные выходы счетчика соединены с информационными входами дешифратора, первый выход которого является первым выходом распределителя импульсов, выходы дешнфратора с второго по восьмой являются группой выходов распределителя импульсов, стробирующий вход дешифратора соединен с выходом первого элемента И, синхровход распределителя импульсов соединен с синхровходом второго триггера, прямой выход которого является третьим выходом распределителя импульсов, причем формирователь синхроимпульсов содержит счетчик, дешифратор, четыре группы из и элементов задержки, (где a— число выходов формирователя сннхроимпульсов), группу из п элементов ИЛИ, причем синхровход форюфователя импульсов соединен со счетным входом счетчика, группа разрядных выходов которого соединена с группой информационных входов дешифратора, стробирующнй вход которого является входом запуска формирователя синхроимпульсов, первый, второй, третий и четвертый выходы дешифратора соединены с входами первых элементов за40

Устройство для синхронизации бло- . ков памяти, содержащее формирователь синхроимпульсов, распределитель импульсов и коммутатор, причем первый выход распределителя импульсов соединен с синхровходом формирователя синхроимпульсов, группа выходов распределителя импульсов соединена с группой управляющих входов коммутатора, группа выходов формирователя синхроимпульсов соединена с группой информационных входов коммутатора, первая группа выходов которого является группой синхровыходов устройства, вход запуска формирователя синхроимпульсов является входом запуска устройства, синхровход и вход задания режима распределителя импульсов являются соответственно входами нормальной работы и отказа памяти устройства, второй и третий выходы распредедержки соответственно первой, второй, третьей и четвертой групп, элементы задержки в каждой группе соединены последовательно, выходы элементов задержки с первого по и-й первой группы соединены с первыми входами элементов ИЛИ группы соответственно с первого по п-й, вторые входы которых соединены соответственно с выходами с первого по и-й элементов задержки второй группы, выходы элементов задержки третьей группы соединены с третьими входами элементов ИЛИ группы соответственно с первого по п-й, четвертые входы которых соединены с выходами элементов задержки четвертой группы соответственно с первого по п-й, причем коммутатор содержит еемь счетчиков, семь мультиплексоров, управляющие входы коммутатора с первого по седьмой соеднне-, 40

7 14395 ны со счетными входами счетчиков соответственно с первого по седьмой,, выходы которых соединены с управляющими входами мультиплексоров соответ5 ственно с первого по седьмой, группа информационных входов коммутатора соединена с группами информационных входов мультиплексоров, о т л и— ,.ч а ю щ е е с я тем, что, с целью 10 повышения достоверности работы устройства, вторая группа выходов коммутатора соединена с группой информационных входов распределителя импульсов, четвертый выход которого соединен со стробирующим входом коммутатора, третий вход распределителя импульсов соединен с выходом формирователя синхроимпульсов, причем в распределитель импульсов введен 20 третий триггер, мультиплексор и второй элемент И, выход первого элемен- та ИЗ% распределителя импульсов соединен с первым входом второго элемента ИЛИ распределителя импульсов и с 25 синхровходом третьего триггера, информационный вход которого соединен с шиной единичного потенциала устройства, группа информационных входов мультиплексора с второго по вось- 30 . мой является группой информационных входов распределителя импульсов, управляющие входы мультиплексора соединены с выходами счетчика и входами второго элемента И распределителя им- 3

35 пульсов, выход мультиплексора соединен с управляющим входом второго триггера и первым входом третьего элемента ИЛИ распределителя импульсов, второй вход которого является вторым входом распределителя импульсов, выход третьего элемента ИЛИ распределителя импульсов соединен с первым входом первого элемента И распределителя импульсов, третий вход распре- 45 делителя импульсов соединен с первым информационным входом мультиплексора, второй вход первого элемента ИЛИ распределителя импульсов соединен с выходом второго элемента И распредели66 8 теля импульсов и с информационньж входом первого триггера, выход которого является вторым выходом распределителя импульсов, инверсный выход третьего триггера соединен с вторым входом второго элемента ИЛИ распределителя импульсов, выход которого соединен со счетным входом счетчика и является четвертым выходом распределителя импульсов, первый вход которого соединен с вторым входом первого элемента И распределителя импульсов, причем в формирователь синхроимпульсов введен элемент И, входы которого соединены с соответствующими разрядными выходами счетчика, выход элемента И формирователя синхроимпульсов является выходом признака конца работы формирователя синхроимпульсов, причем в коммутатор введена первая, вторая и третья группы элементов И, регистр сдвига и группа элементов ИЛИ, причем группы выходов счетчиков с первого по седьмой соединены с группами входов соответствующих элементов И первой группы соответственно с первого по седьмой, выходы которых являются второй группой выходов коммутатора, управляющий вход которого соединен с синхровходом регистра сдвига, информационный вход первого разряда которого соединен с шиной единичного потенциала устройства, прямые выходы регистра сдвига соединены с первыми входами элементов

И второй группы, вторые входы ко гооых соединены соответственно с вьиодами мультиплексоров, инверсные выходы регистра сдвига соединены соответственно с первыми входами элементов

И третьей группы, вторые входы которых являются соответственно группой информационных входов коммутатора, выходы элементов И второй и третьей групп соединены соответственно с первыми и вторыми входами элементов

ИЛИ группы, выходы которых являются выходами первой группы коммутато— ра.

) 439566

1 439566

i 439збб

1439566 Составитель Н.Торопова

Редактор О.Юрковецкая Техред А. Кравчук Корректор Л.Пилипенко

Подписное

Тираж 704

Заказ 6077/47

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

ll3035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4