Устройство для вычисления симметрических булевых функций

Устройство для вычисления симметрических булевых функций

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и предназначено для построения контролепригодных арифметико-логических устройств матричного типа. Цель изобретения - упрощение устройства при вычислении симметрических булевых функций. Устройство для вычисления симметрических булевых функций трех переменных содержит четырнадцать элементов равнозначности 1 - 14, один элемент И-НЕ 15, три информационных входа 16 - 18, два входа задания режима 19 и 20, четыре настроечных входа 21 - 24 и выход 25. Устройство работает в двух режимах: в рабочем режиме реализует все симметрические булевые функции трех переменных, в рабочем режиме контроля перестраивается в легко тестируемую схему и становится самопроверяемым. 1 ил., 1 табл.

СОЮЗ COBETCHHX

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (1!) (511 4 С 06 F 7/00 1/00

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ !

К АBTOPCHOMY СВИДЕТЕЛЬСТВУ (21 ) 437 554 О/24-24 (22) 04.02.88 (46) 07.12.89. Бюл. М 45 (72) Л.Б.Авгуль, Ф.П.Куденков, В.II.Ñóïðóí и В.П.Якуш (53) 681. 3 (088.8) (56) Авторское свидетельство СССР (1275444, кл. G 06 F 7/00, G 06 F 11/00, 1984.

Авторское свидетельство СССР

М 1476457, кл, С 06 F 7/00, 987. (54) УСТРОИСТВО ДЛЯ ВЬЧИСЛЕНИЯ СННМЕТРИЧЕСКИХ HYJIEBbK ФУНКЦИИ (57) Изобретение относится к вычислительной технике и предназначено для построения контролепригодных арифметико-логических устройств матрично2 го типа. Цель изобретения - упрощение устройства при вычислении симметрических булевых функций. Устройство для вычисления симметрических булевых функций трех переменных содержит четырнадцать элементов 1 - 14 равнозначности, один элемент И-НЕ 15, три информационных входа 16 - 18 два входа 9 н 20 задания режима, четыре настроечных входа 21 - 24 и выход 25.

Устройство работает в двух режимах. в рабочем режиме реализует все Симметрические булевые функции трех переменных, в режиме контроля перестраивается в легко тестируемую схему и становится самопроверяемьм. ! ил., I табл.

>527628

Изобретение относится к вычислительной технике и предназначено для построения контролепригодных арифметических устройств матричного типа.

Цель изобретения — упрощение устройства при вычислении симметрических булевых функций.

На чертеже представлена схема устройства для вычисления симметрических булевых функций трех переменных.

Уст ронство содержит че тырнад цать элементов 1 — 14 равнозначности, один элемент И-НЕ 15, три информационных входа 16 — 18, два входа 19 и 20 задания режима, четыре настроечных входа 21 — 24 и выход 25.

Устройство для вычисления симметрических булевых функций работает в днух режимах, В рабочем режиме на входы 1 9 и 20 задания режима подаются сигналы z (0 и zz 0 соответственно; на информационные входы 16 17 и 18 — соответственно двоичные переменные х, x и х реализуемой симметрической булевой функции f f (х „xz, х ); на настроечные входы 21, 22, 23 и

24 — соответственно сигналы настройки U,, U, V и U значения которых принаплееат ннпееству (0, 1>>, Сигнал на ныходе 25 совпадает со значением функции f на данном наборе переменных x(> х и хз °

Значения компонент вектора наcTpoAKH U (U(, U g ° Uy ° Uq ) H соответствующие им реализуемые устройством симметрические булевые функции трех переменных представлены н табли це, режимов работы устройства для вычисления симметрических булевых функ ций.

В режиме контроля устройство перестраивается в легко тестируемую схему и становится самопронеряемым.

В первом подрежиме на все входы устройства подаются сигналы логической единицы. При отсутствии неисправ— ностей на выходе 25 устройства появляется непрерывная последовательность импульсов типа меандр с периодом 8С, где >. — задержка на вентиль.

Во втором подрежиме на первый вход 19 задания режима подается сигнал z > = 1, а на второй вход 20 задания режима — сигнал z < = О. На информационные 16 — 18 и настроечные

21 — 24 входы подаются сигналы логиУстройство для вычисления симметрических булевых функций, содержащее четырнадцать элементов раннозначности и элемент И-IiE, причем i-й информационный вход устройства соединен с первым входом i-ro элемента ранно35 значности (i ш 1-3) о т л и ч а ю> щ е е с. я тем, что, с целью упрощения при вычислении симметрических булевых функций, первый вход задания режима устройства соединен с вторыми

40 входами 1 го элемента равнозначности и первыми входами четвертого элемента равнозначности и элемента И-IIE выход которого соединен с первыми входами с пятого по десятый элемен4 тон равнозначности, первый настроечный вход устройства соединен с вторым входом пятого элемента равнозначности, второй настроечный вход устройства соединен с вторыми входами шестого и седьмого элементов равнозначности> третий настроечный вход устройства соединен с вторыми нходами восьмого и девятого элементов равнозначности, четвертый настроечный вход устройства соединен с вторым входом десятого элемента равнозначности> третий вход которого соединен с третьими входами шестого и восьмого элементов равнозначности, выхоД

25 ческого нуля. Если устройство исправно, то на его выходе 25 также появляется непрерывная последовательность импульсов типа меандр.

Возникновение любой константной неисправности произнольной кратности привод>>T к срыву генерации импульсон либо н двух подрежимах, либо в одном из них. В указанных подрежимах не проверяется только константная неНс»pd>(HocTb (константа 1) на выходе одного из элементов 5, 8, 10 или 13 равнозначности. Выявить ее можно в статическом режиме. Для этого достаточно подать на первый вход 19 задания режима сигнал и(еа О, на второй вход 20 задания режима — сигнал z

1, на информационные входы 16

18 — сигналь> х = x х = (зна(Ъ чения с игналон на настроечных входах безразличнь>) ..При отсутстнии отмеченной неисправности на выходе 25 появляется сигнал логической единицы.

Ф о р м у л а и з о б р е т е н и я

1527628 ходом шестого элемента равнозначности, пятый вход тринадцатого элемента равнозначности соединен с пятыми входами одиннадцатого, двенадцатого и четырнадцатого элементов равнозначности н вторым входом задания режима устройства, выход тринадцатого элемента равнозначности соединен с BTopblM входом четвертого элемента равнозначности, третий, четвертый и пятый входы которого соединены соответственно с выходами одиннадцатоrn, двенадцатого и четырнадцатого элементов равнозначности, выход четвертого элемента равнозначности соединен с вторым входом элемента И-НЕ и выходом устройства.

Сигнал f на выходе 25

Режим!

)ходы эаИнформационные входы дания ре)<има

О О

0 0

О 0

0 0

О О

0 О

0 О

0 0

О О

0 0

О О

0 О о о

0 0

0 0

0 О

0 0

О

0

0

0

0

0

О

Рабочий и, x„ х, х, х, Х< х, х, х

x„ х, XÄ и, х, х, х1 х) х х, х) х х, х х, х х

Xt X) х) x) х х, х х

xf x$ х) х<

Х1 х °

Х) Х)

Xt X) х х х,х,х, Х<х)Х) Ч X<Õ)Õ) Ч X

Х, Х)Х) V Х, Х)х) Ч Х ° X ° Õ) х, х)х)ч х, x)R)vx< xtz)V x х)x)

X Xt V X Õ) × X)X)

Х<Ч х)Ч х)

Х<х)х Ъ х,х,х, ч х,х,х)

Х < Х)х ЪЧ Х I Х) Х)ч Х I X) Х)Ч Х< Х) Х) х< х<х< v x

x< xtv x, x)V х ° x)v x< х)х)

Х,Ч Х)Ч Х>

I х, Контроль

I! Генерация непрерывной последовательности импульсов типа меандр

О

1 I

1 I

1 1

О

0 О

1 I

0 0 О

Х Х Х

1 О

0 I

Составитель В,Сорокин

Редактор И,Дербак Техред Л.Сердюкова Корректор Т. Малец

Заказ 7511/53 Тираж 668 Подп исное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035) Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина) 101 первого элемента равнозначности сое— динен с третьими входами пятого,седьмого и девятого элементов равнозначности, выход которого соединен с первым входом одиннадцатого элемента

5 равнозначности, второй вход которого соединен с выходом десятого элемента равнозначности, третий вход одиннадцатого элемента равнозначности соеди- !0 нен с первым входом двенадцатого элемента равнозначности и вьгходом второго элемента равнозначности, второй вход которого соединен с первыми входами тринадцатого и четырнадцато- 15 го элементов рив ноз начнос ти, в торой вход которого соединен с выходом седьмого элемента равнозначности и вторым входом двенадцатого элемента равнозначности, третий вход которо- 2!3

ro соединен с выходом восьмого элемента равнозначности и третьим входом четырнадцатого элемента равнозначности, четвертый вход которого соединен с четвертым входом одиннадцатого эле- 25 мента равнозначности и выходом тре0 О

0 0

О 0

0 0

0 l

0 I

О 1

0 1

1 О

1 0

1 0

1 О

1 1

l 1

1 1

41 тьего элемента равнозначности, второй вход которого соединен с четвертым входом двенадцатого элемента равнозначности и вторым входом тринадцатого элемента равнозначности, третий и четвертый входы которого соедине ны соответственно с выходом пятого элемента равнозначности и с вы