Устройство для коррекции информации в блоках постоянной памяти

Устройство для коррекции информации в блоках постоянной памяти

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для коррекции информации в блоках постоянной памяти. Цель изобретения - упрощение устройства. Устройство содержит накопитель 4, блок преобразования кодов 5, мультиплексор 6, блок памяти корректора 7, выходной мультиплексор 8. Введение мультиплексора и его связей с блоком памяти корректора и блоком преобразования кодов позволяет упростить устройство. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„, SU„„3 543460

А1 (5!)5 G 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТ0РСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЭОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (2!) 4385!88/24-24 (22) 29.02.88 (46) 15.02.90. Бюл. N 6 (72) В.А.Настин (53) 628.327,6(088.8) (56) Авторское свидетельство СССР

Р 849308, кл. G 11 С 29/00, 1979.

Авторское свидетельство СССР

В 752501, кл. G 11 С 29/00, !978. (54) УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ИНФОРМАЦИИ В БЛОКАХ ПОСТОЯННОЙ ПАМЯТИ (57) Изобретение относится к вычисли2 тельной технике и может быть использовано для коррекции информации в блоках постоянной памяти. Цель изобретения — упрощение устройства. Устройство содержит накопитель 4, блок

5 преобразования кодов, мультиплек- ° сор 6, блок 7 памяти корректора, вы- ходной мультиплексор 8. Введение мультиплексора и его связей с блоком памяти корректора и блоком преобразования кодов позволяет упростить устройство ° 1 з,п, ф лы 2 ил, 1543460

Изобретение относится к вычисли тельной технике и может быть исполь зовано для коррекции информации в блоках постоянной памяти, выполнен5 ой, например, на масочных БИС ПЗУ, Цель изобретения — уп1зощение уст1 ойства.

На Фиг.1 показана структурная схема устройства; на фиг„2 — структурная схема блока преобразования 1одов.

Устройство содержит первую 1, торую 2 и третью 3 группы адресных ин, накопитель 4, блок 5 преобразо- 15 ания кодов, первый мультиплексор 6, лок 7 памяти корректора„ второй мультиплексор 8, информационные вы оды устройства 9, Блок 5 преобразования кодов со- 20 ержит первый 10, второй 11 и треий 12 накопители.

Работу устройства рассмотрим на римере коррекции в накопителе 4 инрмационной емкостью 256 К слов по 25

6 разрядов каждое, до 8000 массивов

1 нформации по 4 слова каждый, котоые могут располагаться в произвольых местах адресного пространства. ри этом считаем, что накопитель 4 выполнен на масочных БИС ПЗУ, типа 541РЕ1, 563PEl и др., органиэацией

° °

К слов по 8 разрядов, а блоки реобраэования кодов и памяти коррек"

1 ора выполнены при использовании прожигаемых БИС ПЗУ, типа 541РТ2, 556РТ7 и др,, организацией 2 К слов по 8 разрядов. Такое построение корректируемой памяти позволяет .в течение длительного времени эксплуатиРовать блок постоянного запоминающего устройства, выполненного на масочных

БИС ПЗУ, с ошибками в программах и отказаться от трудоемкого и длительного процесса изготовления новых Фо- 45 тошаблонов и запуска в производство новых кристаллов масочных БИС ПЗУ, Необходимые изменения в программу вносятся оперативно, силами пользователя за счет соответствующего проэ 50 жигания БИС ПЗУ корректора и

Преобразователя кодов.

Разрядность слов блока 7 памяти корректора выбирается равной разрядности информационных слов накопите55 ля 4. Информационный объем блока

7 памяти корректора определяется количеством массивов коррекции и их длиной. Количество разрядов первой группы 1 адресных шин определяется длиной массива коррекции (для рассматриваемого -mre примера — массивов дпиной в 4 слова — необходимо

2 разряда). Количество разрядов второй группы 2 адресных шин определяется количеством MBccHBQB коррекции в блоке 7 памяти корректора (для

8000 массивов необходимо 13 разрядов).

Количество разрядов адресных входов блока 5 преобразования кодов равно количеству разрядов 2 и третьей 3 групп адресных шин и определяется количеством массивов в накопителе 4 (для рассматриваемого случая в накопителе 4 содержится 64000 массивов, по четыре слова каждый, в связи с чем разрядность второй 2 и третьей 3 групп адресных шин равна 16-ти).

Третья группа адресных шин 3 определяет количество зон в адресном пространстве накопителя 4, равных по информационной емкости блоку 7 памяти корректора (для рассматриваемого случая количество эон равно восьми).

Один из разрядов первого накопителя 10 блока 5 преобразования кодов содержит признак наличия коррекции по любому заданному (на второй 2 и третьей 3 группах адресных шин) массиву — признак управления мультиплексором 8, кроме того, второй информационный разряд данного блока содержит признак управления мультиплексором 6. Второй 11 и третий 12 накопители блока 5 преобразования кодов должны иметь суммарное количество адресных входов не менее первого накопителя 10 и суммарное количество информационных выходов, являющихся выходами второй группы ,блока 5 преобразования кодов, равное количеству разрядов второй группы

2 адресных шин применительно к рассматриваемому случаю — 13).

Устройство работает следующим образом.

При обращении по адресным шинам (1, 2, 3) к накопителю 4 считанная иэ него информация поступает на вторую группу входов мультиплексора

8. Одновременно при отсутствии коррекции в массиве информации по данному адресу с первой группы выходов блока 5 преобразования кодов (с выходов первого блока 10 памяти) по ступает нулевая информация на управляющие входы мультиплексоров"селекто3 групп адресных шин устройства, При этом в результате преобразования адресов в блоке 5 массивам, относящимся к разным зонам накопителя 4, и савпадаюц1им адресам (номерам) внутри зоны будут поставлены при коррекции в соответствие разные адреса в блоке памяти корректора 7, несовпадающие с ранее использованными (без преобразования) адресами блока

7 памяти корректора, что обеспечивает выполнение ранее поставленной задачи. изобретения

Формула

I.Устройство для коррекции информации в блоках постоянной памяти содержащее блок преобразования кодов, накопитель, первая, вторая, третья группы адресных входов которого соединены с соответствующими входами устройства, выХоды накопителя соединены с первыми информационными входами первого мультиплексора, выходы которого являются информационными вы-, ходами устройства, входы блока преобс раэования адресов соединены с второй и третьей группами адресных входов накопителя, отличающееся тем, что, с целью упрощения устройства, в него введен второй мультиплексор, выходы которого соединены с первыми адресными входами блока памяти корректора, выходы которого соединены с вторыми информационными входами первого мультиплексора, вторые адресные входы блока памяти корректора соединены с первой группой адресных входов накопителя, первый и второй выходы сигнала коррекции блока преобразования кодов соединены соответственно с управляющими входами первого и второго мультиплексоров, выходы преобразованного кода блока преобразования кодов соединены с первыми информационными входами второго мультиплексора, вторые информационные входы которого соединены с второй группой адресных входов накопителя.

2.Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок преобразования кодов содержит первый, второй и т"ретий накопители, адресные

J входы которых соединены с входами,блока преобразования кодов, выходы первого накопителя являются первым и вторым выходами сигнала коррекции

5 1543460 ров 6 и 8. В результате информация с выходов накопителя 4 проходит на выходы устройства 9 через мультиплексор 8 беэ изменений.

При необходимости коррекции инфор5 мации накопителя 4 по соответствующим адресам накопителя 10 (блока 5 преобразования кодов) в первом информационном разряде записывается единичная информация, а во втором информационном разряде записывается единичная информация при совпадении адресов последующих корректируемых массивов, относящихся к другим зонам накопителя 4 с ранее использованными (номер зоны задается третьей группой адресных шин 3).

В случае обращения к накопителю

4 и при наличии коррекций информации 20 в массивах, расположенных в одной зоне или в разных зонах накопителя

4 и относяц1ихся к разным (несовпадающим) адресам внутри зон, с выходов накопителя 10 приходит единичная 25 информация на управляющий вход мультиплексора 8 и нулевая информация на управляющий вход мультиплексора

6. В результате произойдет переключение мультиплексора,8 и на выходы 30 устройства 9 поступит информация считанная с выходов блока 7 памяти корректора по непреобразованному адресу, определяемому информацией первой 1 и второй 2 групп адресных

35 шин устройства, Общее количество откорректированных таким образом массивов информации для рассматриваемого примера может достигать 8000 массивов по 4 слова каждый.

В случае обращения к накопителю

4 при налйчии коррекций информации в разных зонах и при совпадении ряда адресов корректируемых маСсивов внутри эон с ранее использованными адре- 45 сами с выходов накопителя IO блока преобразования кодов 5 на управляющие входы мультиплексоров 8 и 6 поступит единичная информация. В ре зультате произойдет переключение данных мультиплексоров и на инфор мационные выходы устройства 9 поступит информация, считанная с выходов блока памяти корректора 7 по адресу, определяемому информацией первой группы адресных шин 1, и преобразованная (на втором 11 и третьем 12 накопителях .блока 5 преобразования кодов) информация второй 2 и третьей

L, а 4kswwl & o o

Составитель А.Ефремов

Техред Л.Сердюкова КорректорТ.иалец

Редактор М.Циткина

Заказ, 404 Тираж 48! Подписное

9НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, 3-35, Рауаская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 блока преобразования адресов, выходы второго и третьего накопителей являl!

543460 8 ются выходами преобразованного кода блока преобразования адресов.