ШАСТИН ВАДИМ АЛЕКСАНДРОВИЧ

  11 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ пц640375 Союз Советских Социалистических Республик =+. @ -:;ч .», ч "" Ф фЪ (61) Дополнительное к авт. свид-ву (22) Заявлено 17.08.77 (21) 2517900/18-24 (51) М. 1хл.б 11 С 29,00 с присоединением заявки хе— Государственный комитет (23) Приоритет (43) Опубликовано 30.12.78, Бюллетень Ne 48 (45) Дата опубликования описания...

  Союз Советскнз Социалистических Респубанк ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ С ТВЛЬСТВУ 803014 (61) Дополнительное к авт, саид-ву (22) Заявлено 07.12.78 (23) 2692866/18-24 с лрисоединвнием заявки Н9 (23) Приоритет Опубликовано 0702.81 Бюллетень ЙЯ 5 Дата опубликования описания 07. 02 . 81 (51)М. Кл.з G 11 С 29/00 Государственный комитет СССР мо делам изобретений и открыти...

  и> 881825 ОПИСАНИВ ИЗЬБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик (6l ) Дополнительное к авт. свид-ву Р 803014 (51)М. Кд. (22) Заявлено 26,11. 79 (21) 2845721/18-24 11 С 29/00 с присоединением заявки М— Гоеударстеенный квинтет СССР (23) Приоритет— Опубликовано 15.11 ° 81 ° Бюллетень № 42 Дата опубликования описания 16.11.81 по девам...

  ОП ИСАНИЕ ИЗЬВРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик , г. Ужгород, ул. Проектная, 4 ные элементы И и вторые коммутатор, блок контроля и сумматор, причем первые входы дополнительных элементов И подключены к выходам второго коммутатора, вторые входы — к выходу генератора тактовых импульсов, а выходы являются другими выходами устройств...

  О П И C A Н И Е (п>982086 ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советснин Социапистичесиик Республик (613 Дополнительное к авт. саид-ву (223»

  ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик S83752 (61) Дополнительное к аат. свид-ву (22) Заявлено 15 . 07. 81(21) 3315878/18-24 с присоединением заявки ¹â€” (23) Приоритет— Р )М К з G11 С 11/00 Государственный комитет СССР по делам изобретений и открытий Опубликовано 231282 Бюллетень ¹ 47 (53) УДК 681 ° 327 (088. 8) Дата оп...

  1. РЕЗЕРВИРОВ/5НИОЕ ЗАПОМИНАЮЩЕЕ УСТРОПСТВО, содержащее регистр адреса, выходы которого подключены к адресным входам первого и второго основных и резервного блоков памяти , первый и второй сумматоры, первые входьт которых подключены к выходам основных блоков памяти ,первые и вторые группы элементов И ,выxoд J которых являются информационными выходами устройства, отличающееся тем,...

  РЕЗЕРВИРОВАННОЕ ЗАПОМИ . НАЮЩЕЕ УСТРОЙСТВО, содержащее регистр адреса, одни из выходов которого соединены с входами рабочих и резервного бло ков памяти, первый коммутатор, входы Которого соединены с выходами рабочих блоков памяти, а управляющие входы - с другими выходами регистра адреса, сумматор, одни из входов которого соединены с выходами резервного блока памяти, а выходы подк...

  1. РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТЮ>& содержаще'ё основные блоки памяти, выхода] которых подключены к одним из входов iкоммутаторов и одним из входов элементов И первой группы, выходы которых подключены к одним из входов сумматора по модулю два, другой вход которого соединен с выходом резервного блока памяти, выход - с другими входами коммутаторов и первым вхо...

  ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее рабочие и вспомогательный блоки памяти, элементы И, первую группу коммутаторов, сумматор, причем выходы рабочих блоков памяти соединены с входами первой группы входов коммутаторов первой группы, о тли чающееся тем, что, с целью повышения быстродействия устройства оно содержит вторую группу коммутаторов и схему сравнения, первый вход которого со...

  1. РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее регистр адреса, один из выходов которого соединен с входами первого и второго рабочих и резервного блока памяти, первый и второй коммутаторы, информационные входы которых соединены с выходами соответствующих рабочих блоков памяти, а управляющие входы - с другим выходом регистра адреса, первый сумматор, одни из входов которого...

  РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее регистр адреса, выходы которого соединены с входами двух рабочих и двух резервных блоков памяти, первый преобразователь кода, выход которого соединен с первым входом первого сумматора , а вход - с первым входом второго cyi-ftyiaTOpa, второй вход которого соединен с первым входом третьего сумматора, второй вход которого соединен...

  МНОГОКАНАЛЬНОЕ МАЖОРИТАРНОРЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО , содержащее в каждом канале основной блок памяти и мажоритарный блок, причем выходы мажоритарных блоков являются выходами устройства. первые входы мажоритарных блоков соединены с выходами основных блоков памяти, отличающееся тем, что, с целью сокращения аппаратурных затрат, в каждый канал устройства введены резерв...

  РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее рабочие блоки памяти и резервный блок памя- . ти, выходы которого соединены с входами одной из групп блока суммирования j- выходы которого соединены с входами одной из групп коммутаторов, входы других групп которых соединены с выходами соответствующих рабочих блоков памяти и входами блоков контроля , входы которых соединены с уп...

  Изобретение относится к области вычислительной техники, а именно к запоминающим устройствам с контролем и может быть использовано при построении высоконадежных вычислительных систем. Цель изобретения состоит в повьшении надежности устройства за счет обеспечения контроля его работоспособности . Устройство состоит из трех каналов, дешифратора, причем каждый из каналов содержит осно...

  Изобретеиие относится к области вычислительной техники и может быть использовано при построении запоминающих устройств высоконадежных вычислительных систем. Цель изобретения состоит в повьшении надежности устройства за счет идентификации неисправности одного из блоков памяти запоминающего устройства. Резервированное запоминающее устройство содержит регистр адреса, блоки памяти, п...

  Изобретение относится к области вычислительной техники и может быть использовано при построении памяти высоконадежных вычислительных систем с пониженным энергопотреблением. Цель изобретения - повышение надежности устройства. Устройство содержит триггеры 4, блоки 2, 3 сравнения, элементы ИЛИ 5, ключи 6 электропитания и в каждом канале - мажоритарный элемент 11, основной 7 и резерв...

  Изобретение относится к вычислительной технике и является усовершенствованием известного устройства по авт. св. № 1014037. Целью изобретения является снижение потребляемой устройством мощности за счет снятия питания со всех модулей памяти при отсутствии обращений к устройству при сохранении высокого быстродействия . Для достижения поставленной цели в устройство введен одновибрато...

  Изобретение относится к вычислительной технике и может быть применено для контроля блоков постоянной памяти, выполненных на больших интегральных схемах. Цель изобретения - упрощение устройства за счет уменьшения разрядности контрольного оборудования. Поставленная цель достигается тем, что одноименные разряды микросхем памяти, из которых выполнен контролируемый блок постоянной пам...

  Изобретение относится к области вычислительной техники и может быть использовано при построении памяти быстродействующих вычислительных систем повышенной надежности при наличии ограничений на энергопотребление . Цель изобретения - повышение надежности устройства. Устройство содержит кгйочи I электропитания,основные 2 и резервные 3 блоки памяти, блоки 4 и 6 сумматоров по модулю дв...

  Изобретение относится к вычислительной технике, а именно к области запоминающих устройств. Целью изобретения является повышение надежности устройства. Устройство содержит п рабочих - „ и резервный 2 блоки памяти, схемы контроля 3|-3л, группы 4i-4п элементов И, дополнительную схему 5 контроля, генератор 6 тактовых импульсов, блок- 7 суммирования, блок 8 формирования сигналов неисп...

  Изобретение относится к вычислительной технике и может быть использовано при построении высоконадежных ЗУ, обеспечивающих в процессе работы парирование ошибок любой кратности в многоразрядных блоках памяти. Цель изобретения - повышение быстродействия устройства. Устройство содержит основные блоки 1<SB POS="POST">1</SB>-1<SB POS="POST">K</SB> памяти (N-разря...

  Управляемый распределитель относится к вычислительной технике и может быть использован для реализации функций параллельного циклического арбитража активных абонентов при их поочередном доступе к общим ресурсам цифровой вычислительной системы. Целью изобретения является повышение быстродействия при многократном обращении одного любого абонента цифровой вычислительной системы к общи...

  Изобретение относится к вычислительной технике и может быть использовано для коррекции информации в блоках постоянной памяти. Цель изобретения - упрощение устройства. Устройство содержит накопитель 4, блок преобразования кодов 5, мультиплексор 6, блок памяти корректора 7, выходной мультиплексор 8. Введение мультиплексора и его связей с блоком памяти корректора и блоком преобразова...

  Изобретение относится к вычислительной технике и может быть использовано для реализации функций параллельного циклического арбитража активных абонентов при их поочередном доступе к общим ресурсам цифровой вычислительной схемы. Цель изобретения - повышение быстродействия за счет сокращения временных затрат при поочередном многократном обращении приоритетного абонента к внутрисистем...