Резервированное запоминающееустройство

Резервированное запоминающееустройство

Иллюстрации

Показать все

Реферат

 

Союз Советскнз

Социалистических

Респубанк

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ С ТВЛЬСТВУ

<>803014 (61) Дополнительное к авт, саид-ву (22) Заявлено 07.12.78 (23) 2692866/18-24 с лрисоединвнием заявки Н9 (23) Приоритет

Опубликовано 0702.81 Бюллетень ЙЯ 5

Дата опубликования описания 07. 02 . 81 (51)М. Кл.з

G 11 С 29/00

Государственный комитет

СССР мо делам изобретений и открыти и (И) УДК 681. 327.6 (088. 8) (72) Авторы изобретения

В.П. Петровский и В.А. Шастин (71) Заявитель (54) РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники.

Известно ЗУ с самоконтролем, содержащее два рабочих и один резерв" 5 ный блок памяти (в который заносится сумма по модулю два информации с одинаковыми адресами на рабочих блоков памяти), коммутаторы и блоки контроля(11.

Недостатками этого устройства являются наличие большего количества нерезервированного оборудования (что снижает надежность устройства) и недостаточно быстродействие (информация из блоков памяти на выход устройства проходит через большое количество. регистров и схем И и ИЛИ).

Наиболее близким по технической сущности к изобретению является резервированное ЗУ,(Й)содержащее регистр адреса, рабочие и резервный блоки памяти, коммутаторы, сумматор, регистр числа и дополнительный регистр. При парировании неисправностей 25 параллельно с эалисью числа из первого (второго) рабочего блока на регистр числа записывается сумма чисел из второго (первого) и резервного блоков на дополнительный регистр.

Однако данное устройство обладает недостаточным быстродействием, поскольку информация на выход устройства поступает после промежуточного хранения на регистре числа или дополнительном регистре. Это сужает о6ласть применения устройства.

Кроме того, устройство содержит сравнительно большое количество нерезервированного оборудования (регистр числа, дополнительный регистр), что снижает надежность устройства.

Целью изобретения является повышен ае быстродействия и надежности.

Поставленная цель достигается тем, Что в резервированное Зу,содержащее регистр адреса, выходы которого соединены со входами двух рабочих и резервного блоков памяти, первый и второй коммутаторы, входы которых подключены к соответствующим выходам рабочих .блоков памяти, а.управляющие входы— к управляющему выходу регистра адреса, сумматор, первые входы которого подключены к выходам второго коммутатора, а вторые входы — к выходам резервного блока памяти, блок контроля, вход и выход которого подключены соответственно к первым входам и

803014 управляющему входу третьего коммутатора, генератор тактовых импульсов, введены элементы И, первые входы которых подключены к выходам третьего коммутатора, вторые входы — к выходу генератора тактовых импульсов, а выход является выходом устройства.Выходы первого коммутатора подключены к входам блока контроля, а выход сумматора - ко вторым входам третьего коммутатора.

На чертеже приведена структурная схема резервированного ЗУ.

Оно содержит регистр адреса 1,один

- из разрядов 2 которого служит для занесения признака обращения к первому 3 или второму 4 рабочему блоку памяти, резервный блок памяти 5, в который занесена сумма по модулю два информации с одинаковыми адресами из рабочих блоков памяти 3 и 4,первый

6 и второи 7 коммутаторы, блок контроля 8, сумматор 9, генератор тактовых импульсов 10, третий коммутатор

11 и элементы И 12 (по числу разрядов слова).

Зу работает следующим образом. 25

Адрес ячейки, к которой необходимо обратиться, записывается в регистр 1, в один из разрядов 2 которого заносится признак обращения к первому 3 или второму 4 рабочему блоку памяти. Я)

Если обращение производится к блоку

4, то считанная с него информация через коммутатор 6 поступает на входы блока контроля 8 и коммутатора 11.

Одновременно на сумматор 9 поступает З5 информация, считанная по тому же адресу с блока 5 и через коммутатор

7 с блока 3. Сумма по модулю два информации, считанной с блоков 3 и 5, поступает на входы коммутатора 11.

Если блоком контроля 8 не зарегистри.ровано искажений информации, поступающей с выхода коммутатора 6, то блок контроля вырабатывает сигнал, разрешающий прохождение этой информации через коммутатор 11. Если 45 результат контроля отрицательный,то через коммутатор 11 на входы элементов И 12 поступает информация с выхода сумматора 9. На элементах И 12 по тактовым импульсам происходит вы- S0 деление достоверной информации (поскольку на входы коммутатора 11 поступает информация по различным трактам, то на выходе коммутатора

11 некоторое время может находить- у ся искаженная информация). При этом цолжно соблюдаться условие а ) а1 + 2 ° a2 + max(a3,a4)> где а — время от начала обращения к устройству до переднего фронта тактового импульса; а. — задержка блоков памяти; а 2 — задержка коммутатора (принята одинаковой для всех трех коммутаторов); а 5 — задержка блока контроля; а 4 — задержка сумматора.

Если обращение производится к блоку 3, то считанная из него информация через коммутатор 6 поступает на входы блока контроля 8 и коммутатора 11. Одновременно на сумматор

9 поступает информация, считанная по тому же адресу из блока 5 и через коммутатор 7 из блока 4. Затем устройство работает аналогично.

Исключение из устройства регистров промежуточного хранения информации повышает быстродействие и надежность предлагаемого устройства.

Формула изобретения

Резервированное запоминающее устройство, содержащее регистр адреса, выходы которого подключены к входам двух рабочих и резервного блоков памяти, первый и второй коммутаторы, входы которых подключены к соответствующим выходам рабочих блоков памяти, а управляющие входы к управляющему выходу регистра адреса, сумматор, первые входы которого подключены к выходам второго коммутатора, а вторые входы — к выходам резервного блока памяти, блок контроля, вход и выход которого подключены соответственно к первым входам и управляющему входу третьего коммутатора, генератор тактовых импульсов, отличающийся тем,. что, с целью повышения быстродействия и надежности, оно содержит элементы И, первые входы которых подключены к выходам третьего коммутатора, вторые входы — к выходу генератора тактовых импульсов, а выход является выходом устройства,выходы первого коммутатора подключены к входам блока контроля, а выходы сумматора — ко вторым входам третьего коммутатора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 555443, кл. G 11 С 29/00, 27.10.75.

2. Авторское свидетельство по заявке Р 2517900/18-24, кл. Г 11 С 29/00, 20.02.78 (прототип).

803014

Тираж 656 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 10631/64

Филиал ППП "Патент", r.Óæroðoä, ул. Проектная,4

Составитель В. Гордонова

Редактор Л. Утехина Техред Ж.Кастелевич Корректор Н. Швыдкая