Устройство для воспроизведения запаздывающих функций

Устройство для воспроизведения запаздывающих функций

Иллюстрации

Показать все

Реферат

 

Цель изобретения - расширение диапазона измерения времени запаздывания. Устройство содержит генератор опорной частоты, аналого-цифровой преобразователь, подключенный входом к входу устройства, а выходом - к информационному входу блока оперативной памяти. Дополнительно введены формирователь импульсов, регистр кода задержки, переклячатель и делитель частоты.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК г ! м: г °

О,i» в-

«-—

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

lIQ ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21 ) 3867 559/24-24 (22) 05.03.85 (46) 23.02.90. Бюл. II - 7 (71) Белорусский политехнический институт (72) А,А.1 1оскаленко, В.А.Коробский, P. И.бурун>;.иев и А.П.Войтас (53) 681 . 335 (088. 8) (56) Авторское свидетельство СССР

У 1107293, кл. Н 03 К 13/02, G 06 J 1/00, 1982.

Авторское свидетельство СССР

У 1249546, кл. С 06 G 7/26, 1985. (54) (57) УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ЗАПАЗДУВАЮ1 1ИХ ФУНКШУ, содержашее генератор опорной частоты, аналогоиифровой преобразователь, подключенный входом к входу устройства, а вь1ходом — к информаиионному входу блока оперативной памяти, соединенного адресным входом с выходом счетчика адреса и первым входом блока сравнения кодов, а выходом — с первым инАормаиионным входом коммутатора кодов, подключенного выходом к индюрмаиионному входу регистра, соединенного выходом с входом выходного ииЪроаналогового преобразователя, а входом разрешения записи — с выходом коммутатора управления, подключенного первым управляющим входом к управляющему входу коммутатора кодов и выходу первого триггера, соединенного единич„„80„„1545233 А 1 (51)5 G 06 G 7/26

2 ным установочным входом с шиной запуска устройства, а выход блока сравнения кодов подключен к единичному установочному входу второго триггера, отличаюшеес я.тем,что,с целью расширения диапазона изменения времени запаздывания, в него дополнительно введены формирователь импульсов, регистр кода задержки, переключатель и делитель частоты, соединенный входом с выходом генератора опорной частоты, входом обнуления первого триггера и первым информационным входом коммутатора управления, а вь1ходом разрядов — с входами переключателя, подключенного выходом к входу формирователя импульсов и счетному входу счетчика адреса, соединенноговходом обнуления с выходом блока сравнения кодов, второй вход которого подключен к выходу регистра кода задержки, при этом коммутатор управления соединен вторым управляющим входом с выходом второго триггера, а вторым ин@ормаиионным входом — с первым выходом формирователя импульсов, подключенного вторым выходом к входу М управления чтением и записью блока М оперативной памяти, выход аналого- фф цифрового преобразователя соединен с ф } вторым инбормаиионным входом коммутатора кодов, а вход разрешения работы генератора опорной частоты подключен к шине запуска устройства. :Ь

1545233

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аналоговых вычислительных машинах при моделировании

5 объектов с запаздыванием в широком диапазоне, а также в автоматических системах регулирования технологичес" ких процессов, использующих модели объекта с регулируемым запаздыванием, например, в системах, использующих принцип упреждения запаздывания и компенсации инерционности.

Пелью изобретения является расширение диапазона изменения времени за- 15 паздывания °

На чертеже изображена блок-схема устройства для воспроизведения запаздывающих Ьункдий, Устройство содержит регистр 1 ко- И да задержки, блок 2 сравнения кодов„ счетчик 3 адреса, блок 4 оперативной памяти, аналого-цифровой преобразователь 5, формирователь 6 импульсов, генератор 7 опорной частоты, делитель 25

8 частоты, переключатель 9, первый триггер 10, коммутатор 11 кодов, коммутатор 12. управления, второй триггер

13, регистр 14, выходной цифроаналоговый .преобразователь 15, вход 16 устройства и шину 17 запуска. Коммутатор 11 кодов может быть выполнен на группе элементов И 18 и группе элементов ИЛИ 19.

Б основу построения устройства на- 3 ложен принцип регулирования количества адресов блока оперативной памяти в зависимости .от установленного задания времени запаздывания согласно с переключением диапазонов работы, с которым изменяется рабочая частота квантования входного сигнала с заданной кратностью, причем таким образом, чтобы при использовании времени запаздывания, соответствующего верхне- 45 му -значению диапазона, заполнялось максимальное (заданное на.основном диапазоне) количество числовых линеек блока оперативной памяти, информационная емкость которого выбрана постоянной из условия неискаженной передачи самого быстродействующего аналогового сигнала в основном диапазоне и сохранения постоянной минимальной погрешности воспроизведения времени запаздывания, изменяющегося в широком диапазоне значений.

Устройство работает следующим разом, В исходном положении генерация с выхода управляемого генератора 7 опорной частоты отсутствует, регистр

1 счетчика 3 адреса, делитель 8 частоты, первый 10 и второй 13 триггеры и регистр 14 находятся в нулевом состоянии,в которое они устанавливаются оператором или внешним устройством командой пИсходный сброс . Аналогоцифровой преобразователь 5 работает в непрерывном автоматическом режиме, преобразуя входной аналоговый сигнал

11в„ в двоичный код, прохождение которого через коммутатор 11 запрещено триггером 1 О. Запись выходного кода преобразователя 5 в блок 4 памяти по нулевому коду счетчика 3 адреса не производится, так как отсутствуют импульсы чтения-записи с формирователя

6, которьпI запускается импульсами с генератора 7 через делитель 8 частоты и переключатель 9.

Перед запуском устройства в работу оператором или внешним устройством выполняются две подготовительные операции. Б регистр 1 заносится двоичный код Я ., соответствующий приведенному (В л

-,;:à÷åHию времени запаздывания с, и переключателем 9 выбирается поддиапазон, соответствующий заданному значению времени запаздывания, Запуск устройства в работу осуществляется оператором или внешним устройством одновременно с запуском модели объекта (при моделировании на аналоговой машине) или при запуске адаптивной системы управления с моделью объекта командой "Пуск". При этом первый триггер 10 переключается в единичное состояние, разрешая прохождение кода с выхода аналого-цифрового преобразователя 5 через коммутатор 11 на вход регистра 14. Одновременно с командой "Пуск начинает работать генератор 7 опорной частоты, импульсы которого подаются на счетный вход делителя частоты и на вход коммутатора 12. Первый же импульс с выхода генератора 7 проходит через коммутатор 12, на первом управляющем входе которого присутствует разрешающий сигнал с выхода триггера

10, и осуществляет занесение в регистр 14 кода с выхода коммутатора

11. Двоичный код Nz(tо) с выхода регистра 14 передается во внешние циАровые блоки и поступает на входы цифроаналогового преобразователя 15, )54523

5 аналоговый сигнал U(t ) с которого

О используется в аналоговых блоках моделирующей машины или адаптивной системы уп равления. Так задаютс я в устроистве начальные условия °

По заднему фронту первого импульса с выхода генератора 7 триггер 10 устанавливается в нулевое состояние, запрещено прохождение кода преобразователя 5 через коммутатор 11 °

Импульсы с одного иэ выходов делителя 8 частоты через переключатель 9

1 поступают на счетный вход счетчика 3 адреса и запускают формирователь 6.

Счетчик 3 последовательно формирует адреса для блока 4 памяти, начиная с первого. По каждому адресу формирователь 6 посылает сигналы чтения-записи, По сигналу чтения информация по 20 выбранному адресу считывается из блока 4 оперативной памяти и через коммутатор )1 передается на вход :регистра 14, но в первом цикле:.работы не заносится в него. Это обусловлено 25 отсутствием синхронирующего импульса, который блокируется триггером 13, находящимся в нулевом состоянии в течение всего первого цикла работы и запрещающим прохождение импульса с первого выхода формирователя 6 через коммутатор 1 2. Поэтому в первом цикле работы с помощью сигнала чтения осуществляется очистка числовых линеек блока 4 памяти, а по сигналу записи информация с выхода аналого-цифрового преобразователя 5 записывается в блок 4. При коде счетчика 3 адреса, совпадающего с кодом регистра !) с выхода блока 2 сравнения появляется импульс, который осуществляет сброс счетчика 3 адреса и установку триггера 13-в единичное состояние, разре шающего прохождение синхроимпульсов через коммутатор 12. Таким образом, начиная со второго цикла считанная из блока 4 памяти информация поступает н регистр 14 кода и на его выходе реализуется зависимость И вь,y = Нц(й-с) + N<(t ), а на выходе цифроаналогового преобразователя 15 — aHaJlnговая *ункция Бвых = U (t-l ) +

+ "вых (tî)

По окончании процесса при моделировании на аналоговой машине одновременно с основным процессом приходит сигнал исходного сброса, а при использовании устройства в системе правления оно работает непрерывно.

При использовании устройства в автономном режиме его останов производится оператором нажатием кнопки "Исходный сброс".

1545233

Оа НУ

Со став и тель С . Х а з ннов

Редактор Г.Гербер Техред A..Кравчук Корректор Н, Ревская

Заказ 492 Тираж 558 Подписное

ВНИИПИ Государственного комитета но изобретениям и открытиям при ГКНТ СССР

113035, Москва, R-35, Раушская наб., д, 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 1ы