Триггер со счетным входом на взаимодополняющих мдп- транзисторах

Триггер со счетным входом на взаимодополняющих мдп- транзисторах

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при построении цифровых интегральных схем на МДП-транзисторах. Цель изобретения - расширение области применения устройства . Триггер содержит инверторы 18 и 19 и шину 22 входного сигнала. Введение МДП- транзисторов 14-17 позволяет исключить зависимость длительности входных сигналов от длительности переходных процессов в триггере. 1 ил.

СОЮЗ С08ЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 03 К 3/363

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4631455/21 (22) 03.01.89 (46) 23.01.91. Бюл, М 3 (72) З.Б.Шейдин, А.Г.Габсалямов и И.В. Берг (53) 621.374(088.8) (56) Авторское свидетельство СССР

f4 1492452, кл. Н 03 К 3/353, 1987. (54) ТРИГГЕР СО СЧЕТНЫМ ВХОДОМ НА

ВЗАИМОДОПОЛНЯЮЩИХ МДП-ТРАНЗИСТОРАХ

Ы2 1622925 А1 (57) Изобретение относится к вычислительной технике и может быть использовано при построении цифровых интегральных схем на МДП-транзисторах. Цель изобретения— расширение области применения устройства. Триггер содержит инверторы 18 и 19 и шину 22 входного сигнала. Введение МДПтранзисторов 14 — 17 позволяет исключить зависимость длительности входных сигналов от длительности переходных процессов в триггере. 1 ил.

1622925

Изобретение относится к вычислительнойтехнике и может быть использовано при построении цифровых интегральных схем на МДП-транзисторах.

Целью изобретения является расширение области применения устройства, На чертеже представлена принципиальная электрическая схема триггера со счетным входом.

Триггер построен на взаимодополняющих МДП-транзисторах 1 — 17, р-канальный гранзистор 1 и и-канальный транзистор 2 образуют первый инвертор 18, р-канальный транзистор 3 и и-канальный транзистор 4 образуют второй инвсртор 19. Инверторы

18 «19 имеют перекрестные связи с выхода одного на вход другого. Первый и BTOj)011 и-канальные транзисторы 5 и 6 соединены последовательно и !1одключен ы к общей шине 20 и выходу инвертора 18, сток третьего и-канального транзистора 7 соединен с затвором транзистора 5, четвертый и пятый

fl-канальные транзисторы 8 и 9 соединены последовательно и подключены соответственно к общей шине 20 и выходу инвертора

19, сток шестого и-канального транзистора

10 соединен с затвором транзистора 8. Истоки первого и четвертого р-канальных транзисторов 13 и 14 соединены с шиной 21 питания. Стоки транзисторов 13 и 14 соединены соответственно с истоками второго и трсгьего р-канальных транзисторов !1 и 12, стоки которых соединены соответственно со стоками третьего и шестого и-канальных транзисторов 7 и 10, истоки которых в свою очередь, подключены к о бщей шине 20, Стоки седьмого и восьмого и-канальных транзисторов 15 и 16 соединены со стоками соответственно первого и четвертого р-канальных транзисторов 13 и 14, истоки транзисторов 15 и 16 соединены со стоком девятого и-канального транз;; 1", исток которого соединен с общей шиной 20, Затворы транзисторов 13 и 14 соединены с затвором транзистора 17 и с шиной 22 входного сигнала, Затворы транзисторов 15 и 16 соединены соответственно с выходами второго и первого инверторов19 и 18, Устройство работает следующим образом.

В исходном состоянии на шине 22 входного сигнала установлен уровень "Лог. 0", Транзисторы 6, 9 и 17 закрыты, транзисторы

13 и 14 открыты. В триггере, образованном инверторами 18 и 19 хранится записанная информация, причем в зависимости от значения записанной информации сткрыты транзисторы 10 «11 или 7 и 12, на затворах транзисторов 5 и 8 устанавливается уровень

55 сигналов, соответствующий записанной информации.

Г!усть в триггер записана информация, соответствующая "Лог. 1" на выходе инвертора 18, и "Лог, 0" на выходе инвертора 19.

Гранзисторы 10, 11 и 16 открыты, а транзисторы 7, !2 и 15 закрыты. На затворе транзистора 5 устанавливается сигнал "Лог. 1", поступающий через открытые транзисторы

13 и 11, à Ila затворе1ранэистора 8устанавливается сигнал "Лог. 0", так как открыт транзистор 10.

При установлении на входной шине 22 уровня "Лог, 1" транзисторы 6. 9 и 17 открываются, а транзисторы 13 и 14 закрываются, на затворе транзисгора 5 сохраняется сигнал "Лог. 1" эа счет емкостей собственной цепи затвора и стока транзистора 11, Выход инвертора 18 через открытые гранзигторы 5 и 6 подключается к общей шине 20 и начинается пг.реключение триггерВ, На выходе инвертора 18, входе инвертора 19 и .1а за гворах транзисторов 10, 12 и 16 устанавливается сигнал "Г!ог. 0". На выходе

IIHBBpTopa !9, входе инвертора 18 и на затворах транзисторов 7, 11 и 15 устанавливается сигнал "Лог. 1". Трзнзисторы 4, 10, 16,1 и 11 закрываются, а тр-нзисторы 2, 7, 15, 3 и 12 огкрь ваются.

Емкость истока транзистора 11 разряжается через открытые транзисторы 15 и 17 на общую шину 20. Затвор транзистора 5

«срез открытый транзистор 7 подключается к общей шине 20 и на затворе устанавливается полныи уровень сигнала "Лог. 0". 3акрытый транзистор 14 препятствует записи едини люй информации B цепи питания открыпгого транзистора 12 и B цепи затвора транзистора 8. Такое состояние сохраняется до подачи на входную шину 22 сигнала

"Лог.О", после чего транзисторы 6, 9 и 17 закрываются, а транзисторы 13 и 14 oTKpbl

BQIoTcII, Затвор транзистора 8 подключается к шине 21 питания через открыт, е транзисторы 12 и 14 и HB затворе устанавливается полный уровень сигнала "Лог.1". Это состояние можег сохраняться сколь угодно долго до подачи на входную шину 22 сигнала

"Лог.1, после чего происходит переключение запоминающей ячейки на инверторах

18и19, Наличие транзисторов !5-17 позволяет разряд;1ть, а наличие трачзисторов 13 и 14— зарядить поочередно цепи питания инвертора на транзисторах 7 и 11 или инвертора на

TpaHB«craopBx 10 и 12 и соответствующие цепи затворов транзисторов 5 или 8, обеспечивая на II»x полный уровень сигналов Лог,0", "Лог.1".

1б22925

Формула изобретения

Составитель А. Цехановский

Редактор А.Шандор Техред М.Моргентал Корректор Н.Ревская

Заказ 113 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35. Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Триггер со счетным входом на взаимодополняющих МДП-транзисторах. содержащий два инвертора с перекрестными связями с выхода одного инвертора и на вход другого, три р-канальных и шесть и-канальных транзисторов, сток первого и исток второго последовательно соединенных пканальных транзисторов соединены соответственно с выходом первого инвертора и общей шиной, сток третьего и-канального транзистора, соединен с затвором и рвого и-канального транзистора сток четвертого и исток пятого последовательно соединенных и-канальных транзисторов соединены соответственно с выходом второго инвертора и общей шиной, затворы второго и пятого иканальных транзисторов и затвор первого р-канального транзистора соединены с шиной входного сигнала, исток первого р-канального транзистора соединен с шиной питания, а его сток соединен с истоком второго р-канального транзистора, сток которого соединен со стоком третьего и-канального транзистора. затворы второго р-канального и третьего п-канального транзисторов соединены с выходом второго инвертора, стоки третьего р-канального и шестого и-канального транзисторов соединены с затвором четвертого п-каналь5 ного транзистора, а их затворы соединены с выходом первого инвертора, истоки третьего и шестого и-канальных транзисторов соединены с общей шиной, о т л и ч а ю щ и и - с я тем, что, с целью расширения его

10 области применения, введены седьмой, восьмой и девятый п-канальные и четвертый р-канальный транзисторы, причем исток четвертого р-канального транзистора соединен с шиной питания, а его сток соединен

15 с истоком третьего р-канального и стоком восьмого и-канального транзисторов, сток седьмого и-канального транзистора соединен со стоком первого р-канального транзистора, истоки седьмого и восьмого и20 канальных транзисторов соединены со стоком девятого и-канального транзистора, а их затворы соединены соответственно с выходами второго и первого инверторов, затворы четвертого р-канального и девятого и-каналь25 ного транзисторов соединены с шиной входного сигнала, исток девятого и-канального транзистора соединен с общей шиной.