Узел памяти

Узел памяти

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„,SU„, 1635215

А1 (5l)5 G 11 С 11/40. „,;3 l36

ОЛИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4697163/24 (22) 29.05.89 (46) 15. 03. 91. Бюп. Ф 10 (72) В. В. Баранов, А.Д, Кузьмин, В, Â ° Màðèí÷ÓK, П. Б. Поплевин, С.А.Трошин и П.Ю.Чекмазов (53) 681. 327,66 (088.8) (56) ЕЕЕЕ Journal of Solid-State Ci

rcuits, 1983, V, SC-18, Ф 5, с. 544549.

IEEE Journal of Solid-State Circuits, 1988, V. SC 23, N - 5, с. 1085-.

1094 . (54) УЗЕЛ ПАМЯТИ (57) Изобретение относи fñÿ к вычислительной технике и может быть испольИзобретение относится к вычислительной технике и может быть использовано при создании запоминающих устройств в интегральном исполнении с резервированием и расширенными функциональными возможностями на

КМДП-транзисторах, Цель изобретения — упрощение узла памяти.

На чертеже представлена принципиальная схема узла памяти.

Узел памяти содержит мультиплек-сор 1, элемент 2 постоянного хранения информации, элемент 3 предварительного хранения информации, элемент И 4, два элемента ИЛИ-НЕ 5, 6, вход 7 предварительного резервирования, прямой информационный вход 8, эовано при создании запоминающих устройств в интегральном исполнении с резервированием и расширенными функциональными воэможностями на КМДПтранзисторах. Целью изобретения является упрощение узла памяти, Поставленная цель достигается тем, что узел памяти содержит два элемента

ИЛИ-НЕ S 6 с соответствующими связями. При этом мультиплексор 1 служит для пропускания на выход 11 адреса либо с элемента 2 постоянного хранения информации, либо с элемента

3 предварительного хранения информации. Управление занесением информации в элементы 2, 3 производится с помощью элементов ИЛИ-НЕ 5, 6. 1 ил . вход 9 разрешения резервирования, инверсный информационный вход 10, выход 11.

Для удобства в некоторых случаях мультиплексор 1 может испольэовать два дополнительных входа, на которые подаются инверсные сигналы с противоположных плечей элементов

2 и 3. Для установления соответствия начального состояния элемента 3 начальному состоянию элемента 2 можно либо использовать конденсаторы С< и С, либо испольэовать разные топологйческие размеры транзисторов, образующих элемент 3.

Узел памяти работает следующим образом.

1635215 мация, записанная в элементах 2 и 3, совпадает.

Составитель С. Королев

Редактор М. Циткина Техред M.дидык

Корректор М.Самборская

Заказ 758 Тираж 351 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб,, д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 1О1

В рабочем режиме на входах 7 и 9 поддерживаются сигналы уровня "1, При этом на выходе 11 узла установлен уровень, соответствующий состоянию элемента 2 ("1", если перемычка не разрушена, "0", если перемычка пережженаj, В режиме предварительного резервирования на вход 7 подан сигнал "0".

В результате на выход 11 мультиплексора 1 поступает информация, хранимая в элементе 3. Запись информации в элемент 3 производится путем подачи, сигнала и его инверсии на входы

8 и 10 соответственно и установки

"0" на входе 9 разрешения резервирования. После поднятия сигнала разрешения резервирования на входе 9 до " 1" в элементе 3 будет храниться адрес, который через мультиплексор 1 подается на выход 11 ° В режиме пережигания плавкой перемычки на входе

7 устанавливают сигнал "1", а на входе 9 — сигнал "0". В этом случае адресный сигнал с входа 8 осуществляет управление транзистором большой площади элемента 2, Если на входе 8 установлен сигнал 0, то через этот транзистор протекает большой ток, который пережигает плавкую перемычку. Если же адресный сигнал соответствует "1", то перемычка сохраняетса. В результате пережигания иифорпформула из обретения

Узел памяти, содержащий мультиплексор, элемент И, элемент постоянного хранения информации, элемент предварительного хранения информации, выход которого соединен с первым информационным входом мультиплексора, вход коммутации которого является входом предварительного резервирования узла памяти и соединен с первым входом элемента И, о т л и ч а ю— щ и ч с я тем, что с целью упрощения узла памяти, он содержит два элемента ИЛИ-НЕ, первые входы которых являются прямым и инверсным информа2р ционными входами узла памяти соответственно, а вторые входы объединены и являются входом разрешения резервирования узла памяти, выход мультиплексора является выходом узла памяти, а

25 второй информационный вход соединен с выходом элемента постоянного хранения информации, вход записи которого соединен с выходом элемента И, второй вход которого соединен с выходом первого .элемента ИЛИ-НЕ и входом сброса элемента предварительного хранения информации, вход установки которого соединен с выходом второго элемента ИЛИ-НЕ. И