ПОПЛЕВИН ПАВЕЛ БОРИСОВИЧ

  О П И С А Н И Е 862236 ИЗОБРЕТЕН ИЯ Союз Советских Социалистических Республик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свил-ву— (22) Заявлено 26.12.79 (21) 2859947/18-24 с присоединением заявки №вЂ” (23) Приоритет— (51) М.К . G 11 С 7/00 Гесударстееиный комитет СССР Опубликовано 07.09.81. Бюллетень № 33 Дата опубликования описания 12.09.81 IIo делам изобре...

  8. В. Баранов, IO.M. Герасимов, А П.Б. Поплевин и З.П. Сав (72) Авторы изобретения (7l) Заявитель (54) ВХОДНОЙ УСИЛИТЕЛЬ-фОГМИРОВАТЕЛЬ С ЗАПОМИНАНИЕМ ИНФОРМАЦИИ изобретение относится к запоминаю щим устройствам и может быть использовано при построении микромощных ин-. тегральных запоминающих устройств на КМДП"транзисторах в качестве элемента адресного или информационного буф...

  Союз Соввтсиик Социанистмчесиии Республик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Донолнительное к авт. свнд-ву (5l)N. Кл. (22) Заявлено 29 ° 09. 80 (21) 298643тт/18-2тт с присоединением заявки М G 11 С 7/00 3Ьеудврстввниый квиитвт СССР (23) Приоритет по авлзи иэвбрвтвинй и юткрыти1т Онубликовано 15. 05. 82. Бюллетень И 18 (53) ЯК 681. .327(088.8) Дата онубликования ояисания 17.05.8...

  ОП ИСАНИЕ ИЗОБРЕТЕНИЯ Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ Союз Советских Соцналнстнчесинх Республни ()963087 (6l) Дополнительное к авт. свид-ву (22) Заявлено 30.03.81 (21) 3266642/18-24 с присоединением заявки М (51)М. Кл . 511 С 7/00 Впударствепый комитет СССР пв делам иэобрвтеиий и открытий (23) П риорнтет— Опубликовано 30.09.82. Бюллетень йа36 (53) УДК 681.327. .6(088.8) Дата...

  ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик {и) 999103 (61) Дополнительное н авт. свид-ву (22)Заявлено 06.07.81 (21) 3312346/18-24 с присоединением заявки М (23) П риоритет Опубликовано 23.02.83. Бюллетень М 7 (5l)M. Кл. G 11 С 7/00 Гасударственных каиктвт СССР (53) УДК 681. .327.6 (088.8) IN деяхи изебретеякя и открытий Дата...

  ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советскик Социалистических Республик (is 1 0051 85 (61) Дополнительное к авт. свид-ву— (22) Заявлено ОК1281 (21) 3359584/18-24 с присоединением заявки ¹ (51) М. Кл. С, 11 С 7/00 Государственный комитет СССР но делам изобретений и открытий (23) Приоритет Опубликовано 15.03.83Бюллетеиь № 10 {53) УДК 681. 327. б (088. 8)...

  УСТРОЙСТВО ДЛЯ ВЫБОРКИ ИН;ФОРМАЦИИ , содержащее первый, второй, третий и четвертый МДП-тран зисторы, причем стоки первого и второ го ключевых транзисторов являютсй первым и вторым выходами устройства, соответственно, стоки третьего и iчетвертого ключевых транзисторов являются разрядными выходами устройства , затворы третьего и четвертого ключевых транзисторов объединены и являютс...

  ПАРАЛЛЕЛЬНЕОЙ ДЕШИФРАТОР, {Содержащий квазистатический эле1мент ИЛИ-НЕ, iвыход которого соединен с первым входом элемента И-НЕ, ВЫХОД которого соединен с первым управляющим входомэлёмец а ИЛИ-НЕ и является выходой дешифратору второй управляющий вход элемента ИЛИ-НЕ является управляющим входом дешифратора, информационные входы элемента ИЛИ-НЕ являются ингформационными входами деши...

  СООЗ СОВЕТСНИХ О 4М РЕСПУБЛИК 5р j11 с 7/оо ГОСУДдРС ЩЕИНЬй НОМИТЕт СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ с Ь (21) 3359585/13-24 (22) ОВ. 12. 81 (46) 1>.07.83. Вюл. + 2á (72) В.В. Варанов, В.И. Герасимов, H,Ã. Григорьев, A.Í. Кармазинский, 6.8. 66плеэин и Э;П. CaB TsRHos (53) 681 327.6(688.8) (54) 1. Авторское свидетельство СССР В 739á43 кл 611 С 7/ОО, 1979. 2. Иатент Англии и 2618Î7...

  УСИЛИТЕЛЬ СЧИТЬЮАНИЯ НА ДОПОЛНЯЮЩИХ МДП-ТРАНЗИСТОРАХ, содержащий первый и второй переключающие р-канальные транзисторы, соединенные по триггерной схеме, первый и второй нагрузочные и ключевой п -канальные транзисторы, первый и второй инверторные р-канальные транзисторы и третий и четвертый инверторные П-канальные транзисторы, причем сток первого переключающего транзистора подключ...

  УСИЛИТЕЛЬ СЧИТЫВАНИЯ НА КМДП-ТРАНЗИСТОРАХ, содержащий два усилительных транзистсзра р-типа, соединенные по схеме с перекрестной связью, два нагрузочных транзистора п-типа, стробируюп№1й транзистор п-типа , причем истоки усилительных транзисторов р-типа соединены с шиной питания, стоки его соединены со стоками нагрузочных транзисторов п-типа и являются одним и другим выходами усил...

  УСТРОЙСТВО ДПЯ ВЫБОРКИ ИНФОРМАЦИИ ИЗ БЛОКОВ ПАМЯТИi содержащее ключевые элементы на ЩЩ-транзисторах, причем стоки первого и второго транзисторов первого типа проводимости соединены с истоками соответственно третьего и четвертого транзисторов дополняющего типа проводимости и являются первыми и вторыми выходами устройства, стоки третьего и четвертого транзисторов являются разрядным...

  ПРЕОБРАЗОВАТЕЛЬ УРОВНЕЙ НАПРЯЖЕНИЯ, содержащий двухтактный инвертор на двух транзисторах, нагрузочном р-канальном и переключающем п-канальном включенный между первой шиной питания и общей шиной, и двухтактный повторитель, включенный между первой шиной питания и входной шиной, на двух транзисторах, нагрузочном р-канальном и переключающем п-канальном, затвор которого подключен к вт...

  ДЕШИФРАТОР HA ЩЦП-ТРАНЗИСТОРАХ , содержащий параллельную группу транзисторов первого типа проводимости , стробируюпщй транзистор первого типа проводимости, установочный транзистор второго типа, проводимости , фиксирующий транзистор второго типа проводимости и выходной каскад , состоящий из первого и второго транзисторов второго тийа -проводимости и третьего транзистора первого ти...

  Изобретение относится к вычислительной технике и может быть использовано в запоминакщих устройствах на 1даЦП-транзисторах. Целью изобретения является повышение стабильности усилителя считывания. Усилитель содержит переключательные нагрузочные транзисторы, стробируюощй установочный транзистор, инвертирующие транзисторы, тактовую, общую шину , шину питания, управляющие транзисторы...

  Изобретение относится к вычислительной технике и может быть использовано в запоминающих, устройствах на КМДП-транзисторах для запоми-г нания адресных сигналов и формирования сигналов, поступающих на дешифраторы запоминающего устройства. Цель - повьппение надежности и быстродействия адресного формирователя. Адресный формирователь на КМДП-транзисторах содержит информационный и такт...

  Изобретение относится к вычислительной технике. Цель изобретения - повьшение быстродействия устройства. Устройство считывания информации содержит первую и вторую пары входных разрядных шин, первую и вторую вьпходные разрядные шины, первый и второй адресные входы, шину питания, первый и второй адресные транзисторы первого типа проводимости, первую и вторую пары переключающих транз...

  Изобретение относится к вычислительной технике и может быть использовано в ЗУ на КМДП транзисторах для считывания информации. Цель изобретения - повышение быстродействия устройства. Устройство для считывания информации из блоков памяти содержит две входные шины, дне входные разрядные шины, адресный вход, общую шину, два разрядных транзистора п-типа, два усилительных транзистора п...

  Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах , выполненных из КМД11-транзисторов, для усиления сигналов считываемой информации. Целью изобретения является повьшение надежности усилителя за счет повы циента усиления. ния содержит два тора 1, 2, четыре зистора 3-6 п-ти ных транзистора 7 ляющий транзистор транзисторы 19-22 инвер...

  Изобретение относится к вычислительной технике и используется в запоминающих устройствах на КМДП- транзисторах для усиления считьшаемой информации. Цель изобретения - уменьшение потребляемой мощности усилителя. Поставленная цель осуществляется за счет введения в усилитель инвертирующих транзисторов положительной обратной связи, увеличивающей коэффициент усиления, а также приводящ...

  Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах статического типа на МДП-транзисторах. Целью изобретения является снижение потребляемой накопителем мощности. Накопитель содержит матрицу ячеек 1 памяти, каждая из которых выполнена из переключающих транзисторов 2 и 3, резисторов 4 и 5, транзисторов СОЮЗ СОНЕТСНИХ СО1.1ИАЛИСТИ...

  Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах на КМДП-транзисторах. Цель изобретения - повышение надежности усилителя считывания. Поставленная цель осуществляется за счет введения инверти944 , - слильтееля щеирующих транзисторов, образующих положительную обратную связь, увеличивающую коэффициент усиления, а также приводящую к...

  Изобретение относится к вычислительной технике, в частности к резервированным запоминающим устройствам, изобретения повышение быстродействия устройства. В оперативное запоьшнающее устройство с резервированием строк, содержащее основной накопитель 1, резервный накопитель 2, основной дешифратор 3, резервный дешифратор 4, адресные формирователи 5, дешифратор 6, введены дополнительны...

  Изобретение относится к вычислительной технике и может быть использовано в БИС ОЗУ на КМДП-транзисторах при построении детекторов изменения адресных сигналов для выполнения операции ИЛИ-НЕ над сигналами от детекторов изменения отдельных адресов. Цель изобретения - повышения быстродействия и уменьшение потребляемой мощности. Логический элемент содержит группу транзисторов 1 N - тип...

  Изобретение относится к вычислительной технике и может быть использовано в статических запоминающих устройствах для усиления сигналов считывания информации. Цель изобретения - уменьшение потребляемой мощности и упрощение усилителя считывания. Устройство содержит стробирующий транзистор 1 первого типа проводимости, первую 2, 3, вторую 4, 5 и третью 6, 7 пары переключающих транзисто...