Оперативное запоминающее устройство с коррекцией ошибок и резервированием

Оперативное запоминающее устройство с коррекцией ошибок и резервированием

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, в частности к запоминающимустройствам, и может быть использовано при создании оперативных запоминающих устройств в интегральном исполнении. Целью изобретения является повышение надежности устройства. Устройство содержит накопитель 1 с резервированием строк и столбцов, блок 2 постоянной памяти, элемент И 3, первый 4 и второй 11 блоки элементов ИЛИ, блок 5 формирования синдрома, блок кодирования 6. блок 7 сумматоров по модулю два, блок управления 8- резервированием, первый 9 и второй 10 дешифраторы син^дрома, блок коррекции 12, блок 13 вывода данных. Устройство позволяет 8 ходе работы выявить двухкратные ошибки и исправить их. 4 ил. /«?.Н>&слсvj о юО)о ^/б Фиг.1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з 6 11 С 29/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗС".БРЕТЕНИЯ

g Фиг.1

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4736757/24 (22) 06.07.89 (46) 30.01.92. Бюл. Я 4 (72) А,С. Березин, В.В. Маринчук, П,Б, Поплевин, С.А. Трошин и П,Ю. Чекмазов (53) 681,327.6(088,8) (56) Авторское свидетельство СССР

М 1156144. кл. О 11 C 29/00, 1983.

Патент США t4 4768193, кл. 235-312, 1988. (54) ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ ОШИБОК И

РЕЗЕРВИРОВАНИЕМ (57) Изобретение относится к вычислитель ной технике, в частности к запоминающим. Ж „1709397 Al

2 устройствам, и может быть использовано при создании оперативных запоминающих устройств в интегральном исполнении.

Целью изобретения является повышение надежности устройства, Устройство содержит накопитель 1 с резервированием строк и столбцов, блок 2 постоянной памяти, элемент И 3, первый 4 и второй 11 блоки элементов ИЛИ, блок 5 формирования синдрома, блок кодирования 6, блок 7 сумматоров по модулю два, блок управления 8 резервированием, первый 9 и второй 10 дешифраторы сийдрома, блок коррекции 12, блок 13 вывода данных. Устройство позволяет в ходе работы выявить двухкратные ошибки и исправить их. 4 ил.

1Ф

1709397

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при создании оперативных запоминающих устройств в интегральном исполнении.

Цепь изобретения — повышение надежности устройства.

На фиг. 1 приведена структурная схема устройства: на фиг. 2-3 структурные схемы постоянного программируемого накопителя и постоянных запоминающих элементов f133, образующих БПП; на фиг, 4— схема местонахождения слов в строке и столбце, Устройство содержит накопитель 1 с резервированием строк и столбцов, блок постоянной пзмяти 2 (БПП). элемент И 3, первый блок элементов ИЛИ 4, блок формлрования синдрома 5, блок кодирования 6, блок 7 сумматоров по модулЮ 2, блок управления резервированием 8, первый 9 и второй 10 дешифраторы синдрома, второй блок элементов ИЛИ 11, блок коррекции

12, блок вывода данных 13. На фиг. 1 также обозначены адресные входы 14, вход предварительного резервирования 15, вход записи/считывания 16, информационные входь 17, вход разрешения резервирования

18 и выходы 19 у,тройствз.

БПП (фиг. 2) содержит ПЗЭ 20 — 23, элемент H E 24, элементы И 25, 26, мультиплексар 27, элемент ИЛИ-НЕ 28, элементы ИЛИ

29 и 30, элементы И 31-33. ПЗЭ 20 — 23 (фиг.

За) состоит из схемы сравнения 34, мультиплексора 35, схемы срзвненля 36, запоминающего элемента с плавкой перемычкой

37,, ззпоминающсго элемента 38, элементов И 39 и 40. ПЗЭ 21 включает мультиплексор 41..

Адресные входы устройСтва 14 соединены с адресными входами накопителя 1, первыми входами схем сравнения 34 и 36. первыми входами элементов И 39 и 40 ПЗЭ

20 БПП 2, с первыми входами схем сравнения 34. элементов И 39 и первым информационным входом мультиплексора 41 ПЗЭ

21 и 22 БПП, з также с входами схем сравнения 34, элементов И 39 и 40 ПЗЭ 23 БПП 2.

Первая группа выходов накопителя 1 подключена к первой группе входов блока формирования синдрома 5, вторая группа входов которой соединена со второй группой выходов накопителя 1 и группой информационных входов блока коррекции

1, ., Выходы блока коррекции 12 подкпючень ко входам схемы вывода данных 13, Выг .Оды кОтОрОй являются инфармацион" ными выходами устройства 19, Информационные входы устройства 17 соединены с группой входов блока управления резервированием 8, с первой группой входов накопителя 1 и группой входов блока кодирования 6, выходы последнего подключены ка второй группе входов накопителя 1. Управпюащий вход накопителя 1 соединен с входом записи/считывания устройства 16.

Третья группа входов накопителя 1 подключена к выходам схем сравнения 34 ПЗЭ 2023 БПП 2. Второй информационный вход мультиплексора 41 ПЗЭ 22 первой строки

БПП 2 соединен с первым выходом однокрзтнай ошибки блока формирования синдрома 5, а мультиплексоров 41 ПЗЭ 22 остальных строк БПП 2 с выходом соответствующих элементов И 33, первый вход которых соединен с выходом однократной, ошибки блока формирования синдрома 5.

Вторые входы элементов И 33 соединены с выходом запоминающих элементов 38 и первым информационным входам мультиплексора 35 ПЗЭ 22 предыдущей строки.

Третий вход элемента И ЗЗ соединен с выходам элемента ИЛИ вЂ” НЕ 28 предыдущей строки. Строка ПЗЭ БПП образуется ПЗЭ

20, отвечающих за резервирования строки (столбца) и ПЗЭ 21 —.23, используемых для резервирования стслбца (строки). Выходы блока формирования синдрома 5 соединены со вторыми информационными входами мультиплексора 41 ПЗЭ 21 БПП 2 и первой группой входов блока 7 сумматоров по модулю 2. Вторая группа входов блока 7 сумматоров па модулю? подключена ко входам второго дешифратора синдрома 10 и выходам блока элементов ИЛИ 4.

Входы блока элементов ИЛИ 4 соединены с выходами элемечтов И 26 БПП 2, первые входы которых подключены к выходам запоминающих элементов 38 и первым информационным входам мультиплексоров

35 ПЗЭ 21 БПП 2, Вторые входы элементов

И 26 соединены с выходом элемента И 25 и первым входом элемента ИЛИ вЂ” НЕ 28

БПП 2, Остальные входы элемента ИЛИ—

HE 28 i-oA строки соединены с (i-1} выходами элементов И 25 предыдущих (i-1) строк БПП 2. Входы элемента И 25 подключены к выходам схем сравнения 36 ПЗЭ 20

БПП 2, вторые входы которых соединены с выходами запоминающих элементов 38 и первым входом мультиплексора 35 ПЗЭ

20. Выходы мультиплексоров 35 подключены ко вторым входам схемы сравнения 34

ПЗЭ 20-23. Первый информационный вход мультиплексора 35 ПЗЭ 23 соединен с выходом запоминающего элемента 38 ПЗЭ 23 БПП 2, а вторые информационные входы мультиплексоров 35 соединены с выходами запоминающих элементов с плавкой перемычкой 37 ПЗЭ 20-23. Вход

1709397 запоминающих элементов 38 подключен к выходу элемента И 40 ПЗЗ 20-23, а вход запоминающего элемента с плавкой перемычкой 37 — к выходу элемента И 39 ПЗЗ

20 — 23. Вторые входы элементов И 39 ПЗЗ

20 — 23 соединены с управляющими входами мультиплексоров 35 ПЗЭ 20 — 23, первыми входами элементов ИЛИ 29 и 30, управляющим входом мультиплексора 27

БПП 2, первым входом элемента И 3 и входом предварительного резервирования устройства 15. Второй вход элемента

И 3 подключен ко второму выходу двухкратной ошибкл блока формирования синдрома 5, à его выход соединен с третьими входами элементов И 26 БПП 2. Выходы второго дешифратора синдрома 10 подключены ко второй группе входов блока элементов ИЛИ 11, выходы которого соединены с управляющими входами блока коррекции

12. Первая группа входов блока элементов

ИЛИ 11 подключена к выходам первого дешифратора синдрома 9, входы которого соединены с выходами блока 7 сумматоров по модулю 2. Вход разрешения резервирования устройства 18 подключен ко входу блока управления резервированием

8. Выходы блока управления резервирования 8, выбирающие ПЗЗ 20для резервирования строк (столбцов), соединены с третьими входами элементов И 39 ПЗЗ 20, вторым входом элемента ИЛИ 29 БПП 2.

Выход элемента ИЛИ 29 БПП 2 подключен к первому входу элемента И 31, второй вход которого соединен с выходом мультиплексора 27 и первым входом элемента И 32

БПП 2. Выходы элементов И 31 и 32 подключены ко вторым входам элементов И 40

ПЗЭ 20 и ПЗЭ 21 и 22 соответственно.

Второй вход элемента И 32 соединен с выходом элемента ИЛИ 30, -второй вход которого подключен к третьим входам элементов И 39 ПЗЭ 21 — 23. управляющим входам мультиплексоров 41 ПЗЭ 21 и 22, второму входу элементов И 40 ПЗЭ 23 и выходам блока управления резервированием 8, выбирающим ПЗЭ 21-23 для резервирования столбцов (строк). Первый информационный вход мультиплексора 27

БПП 2 соединен с выходом элемента НЕ 24

БПП 2, а на втором информационном входе мультиплексора 27 поддерживается постоянное состояние "1".

Устройство работает следующим образом.

В режиме предварительного резервирования на входе 15 устанавливается сигнал "0", что обеспечивает пропуск на выход мультиплексора 27 сигнала постоянной "1".

Тем самым исключается влияние ПЗЗ 22

БПП 2 на работу других ПЗЭ. Для записи адреса дефектного ЭП в элементы 38 и осуществления режима предварительного (динамического) резервирования на вход разрешения резервирования 18 подается сигнал "1". Тогда в зависимости от комбинации сигналов на информационных входах устройства 17 блок управления резервированием 8 выбирает соответствующие ПЗЗ для резервирования строки (столбцов, фиг.

4). При этом на входы элементов ИЛИ 29 и

И 31 (либо 30 и 32 соответственно) от блока

8 поступает сигнал "1". Кроме того, на выходы мультиплексоров 41, управляемых тем же сигналом от блока 8, поступает адресный сигнал на входах 14 выборки строки (столбца), В результате в запоминающие элементы 38 ПЗЭ 20 (либо 21-23) БПП 2 записывается адрес дефектной строки (столбцов) ЭП, который через мультиплексор 35 поступает на вход схемы сравнения

34, Проверить эффективность произведенного резервирования возможно, если опустить сигнал разрешения резервирования на входе 18 до "0". При этом совпадение внешнего адреса на входах 14 с хранимым в ЗЗ 38 приводит к формированию схемой сравнения 34 управляющего сигнала резервирования для накопителя 1. Так как на входе 15 поддерживается постоянный "0"; то через элемент И 3 в состоянии "0" блокируются элементы И 26. Таким образом удается избежать влияния информации, хранимой в запоминающих элементах 38 БПП 2, на результаты резервирования.

Режим пережигания плавких перемычек. В данном режиме на входы 15 и 18 подаются сигналы "1". При этом адресный сигнал строки или столбца со входов

14 (в зависимости от того, строка или столбец резервируются) поступают на входы запоминающих элементов с плавкими перемычками 37 ПЗЭ 20 (ПЗЭ 21-23). ПЗЭ выбираются блоком управления резервированием 8, а резервирование осуществляется путем пережигания плавкой перемычки импульсами тока, При пережигании на выходе мультиплексора 27 установлен инверсный сигнал с ЗЭ 38 ПЗЭ 22. который на результат резервирования не влияет. Более того, после пережигания перемычек информация, записанная в ЗЭ 37 и 38, совпадает, Зто создает дополнительные удобства для проверки результатов резервирования.

Блок управления резервированием 8 фактически представляет собой дешифратор, который в зависимости от сигналов на информационных входах17и при "1" на входе

18 выбирает необходимые для резервирования ПЗЭ. В рабочем. режиме внешних обра1709397 дится через мультиплексор 41 с выхода элемента И 33. Элементы И 33 всех строк

БПП 2, начиная со второй, блокируются сигналами "О" с выходов ЗЭ 38 ПЗЭ 22 предыдущих строк в состоянии "0", в то время как в элемент 38 ПЗЭ 22 первой строки запись осуществляется сразу с выхода однократной ошибки блока формирования синдрома 5. При этом лог. "1" на выходе элемента 38 ПЗЭ 22 информируется элементом НЕ 24 и через мультиплексор 27 блокирует элементы И 39 и 40 в состоянии "0", тем самым предотвращается дальнейшее изменение хранимой в ЗЭ 38 первой строки информации и для дальнейшей работы через элемент И 33 выбирается вторая строка БПП 2. В то же время синдром обнаруженной однократной ошибки через блок 7 с> мматоров по модулю 2 без изменений поступает на входы первого дешифратора си>;драма 9. Результат дешифрации через элементы ИЛИ 11 поступает на управляющие входы блока коррекции 12 и производится исправление однократной ошибки.

40 щений на входе 15 поддерживается сигнал

"1", а на входе 18 — "0". Кроме того, при включении питания запоминающие элементы 38 ПЗЭ 20 — 22 БПП 2 устанавливаются в состояние "О",(в и редлагаемой схеме достаточно начальной установки в "О" ЗЭ 38

ПЗЭ 22, схемы начальной установки не показаны). При этом элементы 34, 35, 37 ПЗЭ

20-23 образуют обычное БП, осуществляющее жесткое резервирование дефектных

ЭП накопителя. В предлагаемом устройстве применяется код Хеммингэ, исправляющий однократные и выявляющий двухкрэтные ошибки. Используется также следу>ощее свойство кода Хемминга, синдром двухкратной ошибки равен сумме по модулю 2, образующих ее однократных ошибок.

ПЗЭ БПП 2 разбиваются на четыре группы в зависимости от хранимой в ЗЭ 38 информации (фиг. 4). В первой группе ПЗЭ 20 20 хранится адрес строки или столбцов. образующих слово данных, который поступает с внешних адресных входов устройства 14. Во вторую группу ПЗЭ 21 в режиме считывания через мультиплексор 41 записывается синдром однократной ошибки с выходов блока формирования синдрома 5. Третья

rpynn., ПЗЭ 22, во-первых, хранит флаговую информацию о том, что в ПЗЭ 20 и 2 i произведена запись соответствующих данных и тем самым предотвращает повторную запись в ПЗЭ данной строки, а во-вторых, обеспечивает последовательную выборку строк БПП 2 для записи информации об обнаруженных однократных ошибках. Запись в ЗЭ 38 ПЗЭ 22 произвоИсправленное слоъо через блок вывода данных 13 передается на внешние информационные выходы устройства 19. Если в считываемом слове ошибки не обнаружено, то запись в ЗЭ 38 ПЗЭ 20 — 22 первой строки не производится и устройство работает обычным образом.

При повторных считываниях информации из накопителя 1 внешний адрес на входах 14 может как совпадать, так и не совпадать с хранимым в ЗЭ 38 ПЗЭ 20. Совпадение сигналов фиксируется схемами сравнения 36 и элементом И 25. Если сигналы не совпадают, то через элемент ИЛИ-НЕ

28 разблокируется элемент И 33 второй (Iтой) строки и устройство работает в соответствии с предыдущим описанием. Если сигналы совпадают, то схемами сравнения

36 вырабатываются сигналы "1", которые через элемент И 25 подаются на элементы

И 26 и ИЛИ-HE 28. При этом элементы И 33 последу>ощих строк (начиная со второй) блокиру>отся в состоянии "О". Таким образом, удается предотвратить запись в ПЗЭ 2022 БПП 2 информации об одной и той же ошибке, что было бы возможно при нескольких обращениях по одному адресу и привело бы к cèèæåíèþ эффективности подобной коррекции ошибок. В то же время если блок формирования синдрома 5 обнаруживает наличие двухкратной ошибки, то с ее второго входа через элемент И

3 на входы элементов И 26 поступает. сигнал "1". В результате синдром однократной ошибки, хранящийся в ЗЭ 38 ПЗЭ 21, через блок элементов ИЛИ 4 передается на входы второго дешифратора синдрома

10 и блок 7 сумматоров по модулю 2. В блоке 7 вычисляется синдром второй ошибки, Результаты дешифрации синдромов дешифраторами 9 и 10 складываются в блоке элементов ИЛИ 11 и передаются на управляющие входы блока коррекции 12 для исправления двухкратной ошибки. При отсутствии двухкратных ошибок в считываемом слове на соответствующем выходе схемы формирования синдрома поддерживается состояние "О". В результате элементы И 26 блокируются в состоянии "О" и устройство работает как известные устройства с коррекцией однократных ошибок.

Как показано на фиг, 4, в ПЗЭ 20 БПП 2 для определения местонахождения слов, содержащих двойную ошибку. может записываться адрес либо строки, либо столбцов, В первом случае предлагаемая схема позво-, лит исправлять двойные ошибки в. разных словах одной строки, Но при этом необходимо учесть, что одна ошибка является одинаковой для всех слов, т.е. онэ соответствует

1709397

5

10 одному и тому же разряду слова. Во втором случае фактически производится резервирование столбцового дефекта или сбоя, В зависимости От информационной емкости накопителя и его организации изменяется число ПЗЭ в БПП 2, что может повлиять на выбор структуры БПП 2 (фиг. 4). При этом для организации исправления двухкратных ошибок могут использоваться не все

ПЗЭ.

Используемые элементы ПЗЭ 23 отли аются от ПЗЭ 20 тем, что в них нет схемы сравнения 36, а на вход элемента И 40 подается сигнал сразу от блока 8. В реэульта.-е

B режимах предварительного резервирования и пережигания на входы ЗЭ 38 подается адресный сигнал на входах 14, а в рабочем режиме и при проверке результатов предварительного резервирования ЗЭ 38 отключен путем блокировки элемента И 40 в состоянил "0".

Формула изобретения

Оперативное запоминающее устройство с коррекцией ошибок и Оезервированием, содержащее накопитель с резервированием строк и столбцов, блок кодирования, блок формирования синдрома, первый дешифратор синдрома, блок коррекции, блок управления резервированием, блок вывода данных, выходы которого являются информационными выходами устройства, адресные входы накопителя с резервированием строк и столбцов — адресными входами устройства, информационные выходы первой группы накопителя с резервированием строк и столбцов соединены с входами первой группы блока формирования синдрома, входы второй группы которого соединены с информационными выходами второй группы накопителя с резервированием строки столбцов и с входами первой группы блока коррекции, выходы которого соединены с входами блока вывода данных, информационные входы первой группы накопителя с резервированием строк и столбцов соединены с входами блока управления резервированием, с входами блока кодирования и являются информационными входами устройства, выходы блока коди30

50 рования — с информационными входами второй группы накопителя с резервированием строк и столбцов, управляющий вход которого является входом записи-чтения устройства, управляющий. вход блока управления резервированием — входом разрешения резервирования. устройства, о т л и ч а ющ е е с я тем, что, с целью повышения надежности устройства, в него введены блок постоянной памяти, второй дешифратор синдрома, элемент И, блок сумматоров по модулю два, первый и второй блоки элементов ИЛИ, адресные входы блока постоянной памяти соединены с адресными входами накопителя с резервированием строк и столбцов, информационные входы третьей группы которого соединены с выходами первой группы блока постоянной памяти, выходы второй группы которого соединены с входами первого блока элементов ИЛИ, выходы которого соединены с входами второго дешифратора синдрома и с входами первой группы блока сумматоров по модулю два, выходы которого соединены с входами первого дешифратора синдрома, выходы которого соединены с входами первой группы второго блока элементов ИЛИ, входы второй группы которого соединены с выходами второго дешифратора синдрома, выходы второго блока элементов ИЛИ соединены c.входами второй группы блока коррекции, информационные выходы блока формирования синдрома — с входами второй группы блока сумматоров по модулю два и с информационными входами первой группы блока постоянной памяти, информационные входы второй группы которого соединены с выходами блока управления резервированием, первый управляющий выход блока формирования синдрома соединен с первым управляющим входом .блока постоянной памяти, второй управляющий вход которого соединен с выходом элемента И, первый вход которого подключен к второму управляющему выходу блока формирования синдрома, второй вход элемента И соединен с третьим управляющим входом блока постоянной памяти и является входом предварительного резервирования устройства.

1709397

1709397

Фиг.3

От и 8 15

Огпу О 15 Р

Ош14 8 ц ОтЮ (от и) 1709397

Редактор Й, Горват,".) г!,аз 430 1 и раж Подписное

ВНИИПИ (осударственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r, Ужгород, ул.Гагарина, 101

Д Рррд сшИАДГ

Нетпопьзоданные

ЯЯ

Соиавитель М. Гапушкин

Текоед М.ЦоргGfñTää Корректор g, Муска