Буферный усилитель

Буферный усилитель

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электронной технике и может быть использовано в микроэлектронных устройствах. Целью изобретения является повышение быстродействия устройства при сохранений потребляемой мощности. Устройство содержит входную шину 1, шину 2 питания, выходную шину 3, .общую шину 4, первый транзистор 5 р-типа. первый транзистор 6 п-тйпэ, второй транзистор 7 р-тйпа, второй транзистор 8 п-типа, третий транзистор 9 р-типа, третий транзистор 10 п-типа. Ввведейие в устройство новых конструктивных связей позволяет исключить сквозной ток в выходном каскаде при любых разбросах параметров транзисторов 7-ТО, что обеспечивает высокое быстродействие . 1 ил.

„, Я2<„1725386 А1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 03 К 19:/094

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И,. ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К. АВТОРСКОМУ СВИДЕТЕЛЪСТВУ

1 . -,-... 2 (21) 4836364/21 -:: . тения является повышение .бйстродействия (22)27.04..90... устройства при сохранении. потребляемой (46) 07..04.92; Бюл. hh 13 .:: - мощности. Устройство .Содержит входную (71) Ленинградское объединение электрон-:.-. шину 1, шину 2 питанйя, выходную шину 3, ного приборостроения ".Светлана" .: .; -.. общую шину 4, первый транзистор 5 р-типа, {72) А;Г. Габсалямов, А.И. Цветков и 3;Б.":: . первыйтранзисторбп-типа, второйтранзиШейдин::: . : ..стор 7 р-типа, второй транзистор:8 п-типа, (53) 621;374 (088;8):: - . -, третий транзистор 9 р-типа, третий транзи(56) Патент Великобритании %2119193,: . стор 10 и-типа; Ввведение в устройство нокл. Н 03 К 19/094, 1984.,: - вых конструктивных, связей позволяет (54) БУФЕРНЫЙ УСИЛИТЕЛЬ: .. исключить сквозной ток.в выходном каскаде

{57) Изобретение относится к электройной: .. при любых разбросах параметров транзитехнике и может быть испрльзовайо в мик- сторов 7-10, что обеспечивает высокое бысрозлектронных устройствах. Целью изобре- тродействие. 1 ил.

1725386

Изобретение относится к области электронной техники и может быть использовано в микроэлектронных устройствах.

Известен усилитель на комплементарных МДП-транзисторах, содержащий транзисторы р-типа и п-типа, последовательно включенные между шиной питания и общей шиной, затворы которых соединены с шиной входного сигнала, и инвертор.. вход которого соединен с обьединенными стоками упомянутых транзисторов р-типа и п-типа, а выход подключен к выходной шине устройства.

Недостатком этого усилителя является большая потребляемая мощность, обусловленная наличием сквозного тока через инвертор между шиной питания и общей шиной, так как в связи с переходными процессами транзистор и-типа инвертора уже открывается, когда транзистор р-типа инвертора еще не закрыт полностью и наоборот. Сквозной ток тем больше, чем больше размеры транзисторов инвертора.

Известен наиболее близкий по техническому решению буферный усилитель, который содержит управляемую схему, состоящую из первого транзистора р-типа и первого транзистора п-типа, первого инвертора, выход которого соединен с затвором первого транзИстора р-типа, и второго инвертора, выход которого соединен с затвором первого транзистора и-типа. Первый ин вертор состоит из вторых транзисторов ри п-типа, причем коэффициент усиления у второго транзистора и-типа меньше, чем у второго транзистора р-типа. Второй инвертор состоит из третьих транзисторов р- и п-типа, причем коэффициент усиления у третьего транзистора и-типа больше, чем у третьего транзистора р-типа. Различие по коэффициенту усиления между вторыми и между третьими транзисторами исключает возможность одновременного открытого состояния первых транзисторов р- и п-типа.

Недостатком этого устройства является низкое быстродействие, обусловленное высоким сопротивлением току разряда второго транзистора и-типа и высоким сопротивлением току разряда третьего транзистора р-типа.

Цель изобретения — повышение быстродействия при сохранении потребляемой мощности.

Цель достигается тем, что в буферном усилителе, содержащем входную, выходную и общую шины и шину питания, первые, вторые и третьи транзисторы р- и п-типа, истоки первого и второго транзисторов р-. . типа соединены с шиной питания, истоки первого и второго транзисторов и-типа сое15

20 второй транзистор 8 п-типа, третий транзи35

5

45 динены с общей шиной, сток второго транзистора р-типа и сток третьего транзистора и-типа соединены с затворами первого транзистора р-типа, сток второго транзистора и-типа и сток третьего транзистора р-типа сое.динены с э.атвором первого транзистора п-типа,.затворы вторых транзисторов р-.и и-типа соединены с входной шиной, соединяют затворы третьих транзисторов р- и и-типа с вью<одной.шиной устройства, а их истоки соединяют с затворами первых соответственно транзисторов р- и п-типа, На чертеже представлена схема соединений буферного усилителя.

Схема содержит входную шину 1, шину

2 питания, выходную шину 3, общую шину

4, первый транзистор 5 р-типа, первый транзистор 6 п-типа, второй транзистор 7 р-типа, стор 9 р-типа и третий транзистор 10 п-типа.

В устройстве истоки первого 5. и второго 7 транзисторов р-типа соединены с шиной 2 питания, истоки первого 6 и второго 8 транзисторов и-типа соединены с общей шиной

4, сток второго 7 и исток третьего 9 транзисторов р-типа и сток третьего транзистора

10 и-типа соединены с затвором первого транзистора 5 р-типа, сток второго 8 и исток третьего 10 транзисторов и-типа и сток третьего транзистора 9 р-типа соединены с затвором первого транзистора 6 п-типа, затворы второго транзистора 7 р-типа и второго транзистора 8 п-типа соединены с входной шиной 1, затворы третьих транзисторов 9 и 10 р- и и-типа соединены с выходной шиной 3 устройства, Усилитель работает следующим образом.

Пусть в исходном состоянии на входной. шине 1 и выходной шине 3 установился сигнал единичного уровня, При этом транзисторы 7, 9 и 6 закрыты, а транзисторы 5, 8 и

10 открыты. Сигнал нулевого уровня на затворах транзисторов 5 и 6 поддерживается благодаря разряду их паразитных емкостей на общую шину 4 через открытые транзисторы 8 и 10.

Если на входную шину 1 поступит сигнал нулевого уровня, то транзистор 7 откроется и на затворе транзистора 5 установится сигнал единичного уровня и он закроется, На затвор транзистора 6 сигнал единичного уровня поступит через пока еще открытый транзистор 10 с задержкой в течение време; ни, необходимого для заряда паразитных емкостей в цепи истока транзистора 10, стока транзистора 8 и затвора транзистора 6

Когда транзистор 6 откроется, начнется разряд выходной шины 3 на общую шину 4 и на

1725386 затворах транзисторов 9 и 10 будет устанавливаться сигнал нулевого уровня. При

U>o oз — напряжение на э стоке затворе транзистора; Uo — напряжение: на стоке транзистора. транзистор 10 закроется. Одновременно при Ug < Ug" — Ugo,.ãäå

Ug" — напряжение на истоке транзистора, транзистор 9 откроется, обеспечивая сохра-. нение сигнала единичного уровня на затворе транзистора 6. На выходной шине 3 установится сигнал нулевого уровня. При подаче на входную шину 1 сигнала единичного уровня протекают аналогичные процессы и на выходной шине 3 устанавливается сигнал единичного уровня.

Составитель А.Габсалянов

Техред M,Ìîðãåíòàë - Корректор Л-.Бескид

Редактор Е.Папп

Заказ 1185 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Поскольку переключение транзисторов

5 и 6 разнесено в этом случае во времени, то протекание по ним сквозного тока исключено. Из изложенного описания следует, что в предлагаемом устройстве снимаются ограничения на параметры транзисторов

7-10 и их параметры, в частности коэффициент усиления, могут быть выбраны в соответствии с требуемым быстродействием без увеличения потребляемой мощности. В известном устройстве при значительных разбросах параметров вторых и третьих р- и п-транзисторов, уменьшающих различие их коэффициентов усиления, возможно состояние, при котором первые транзисторы р- и и-типа будут открыты или приоткрыты одновременно и по ним будет протекать сквозной ток, повышая потребляемую мощность и снижая быстродействие.

В предлагаемом устройстве сквознои ток исключен при любых разбросах параметров вторых и третьих транзисторов, что обеспечивает высокое быстродействие. Ес5 ли буферный усилитель построен íà KMOllтранзисторах с одинаковой длиной канала, коэффициент усиления которых будет определяться их шириной, то быстродействие предлагаемого усилитЕля с транзисторами

10 одинаковых размеров (c одинаковыми коэффициентами усиления) будет в 1,5 раза вы.ше,. чем у известного усилителя с транзисторами, коэффициенты усиления которых отличаются в:два раза.

15 Формула изобретения

Буферный усилитель, содерЖащий входную, выходную и общую шины, шину питания, первые, вторые и третьи р- и и-типа транзисторы, истоки первого и второго р-типа

20 транзисторов соединены с шиной питания, истоки первого и второго и-типа транзисторов соединены с общей шиной; сток второго р-типа транзистора и сток третьего и-типа транзистора соединены с затвором первого

25 р-типа транзистора, сток второго и-типа транзистора и сток третьего р-типа транзистора соединены с затвором первого и-типа транзистора, затворы вторых р- и и-типов транзисторов соединены с входной шиной, 30 отличающийся тем, что, с целью повышения быстродействия при сохранении -потребляемой мощности, затворы третьих р- и и-типов транзисторов соединены с выходной шиной устройства, а их исто35 ки соединены с затворами первых соответственно р- и и-типов транзисторов.