Элемент памяти

Элемент памяти

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и можег быть использовано при создании запоминающих устройств с повышенным выходом годных и расширенными функциональными возможностями. Целью изобретения является упрощение элемента памяти Поставленная цель достигается тем что элемент памяти содержит четвертый запоминающий транзистор 4 и второй ключевой транзистор 5 с соответствующими связями. При поступлении высокого потенциала ча затвор транзистора 5 плавкая перемычка 6 отключается от шины 9 питания . Это допускает возможность записи в элемент памяти по входам 13,14, т.е. реализовать режим предварительного резервирования 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з 6 11 С 17/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

4 (л

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4786020/24 (22) 26,01.90 (46) 30,05.92. Бюл. № 20 (71) Научно-исследовательский институт точной технологии (72) В.В. Маринчук, П,Б, Поплевин. С.А. Трошин и П,Ю, Чекмазов (53) 681.327,66(088,8) (56) Патент США ¹ 4571707, кл. G 11 С 17/00, 1986.

Авторское свидетельство СССР

N1635215,,кл. G 11 С 17/00, 1989. (54) ЭЛЕМЕНТ ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано при

Изобретение относится к вычислительной технике и может быть использовано при создании запоминающих устройств с повышенным выходом годных и расширенными функциональными возможностями.

Известен запоминающий элемент на

КМДП транзисторах, содержащий плавкую перемычку, управляющий транзистор. запоминающий элемент, Недостатком этого элемента являются большие аппаратурные затраты на его реализацию, Наиболее близким к предлагаемому является программируемый постоянный запоминающий элемент, содержащий первый и второй запоминающие транзисторы с каналом N-типа, третий запоминающий транзистор с каналом р-типа, первый ключевой транзистор с каналом N-типа, элемент И, первый и второй входы которого являются соответственно входом разрешения резервирования и адресным входом элемента па-,,, БЫ„„1737514 А1 создании запоминающих устройств с повышенным выходом годных и расширенными функциональными возможностями. Целью изобретения является упрощение элемента памяти. Поставленная цель достигается тем. что элемент памяти содержит четвертый запоминающий транзистор 4 и второй ключевой транзистор 5 с соответствующими связями. При поступлении высокого потенциала на затвор транзистора 5 плавкая перемычка 6 отключается от шины 9 питания. Это допускает возможность записи в элемент памяти по входам 13,14, т.е. реализовать режим предварительного резервирования. 1 ил. мяти, плавкую перемычку, первый вывод которой соединен со стоками первого запоминающего транзистора, первого ключевого транзистора, затворами второго и третьего запоминающих транзисторов, стоки которых соединены с затвором первого запоминающего транзистора и являются выходом элемента памяти, к шине нулевого потенциала которого подключены истоки первого и второго запоминающих транзисторов и исток первого ключевого транзистора, затвор которого соединен с выходом элемента И. исток третьего запоминающего транзистора подключен к шине питания элемента памяти.

Недостаток этого элемента состоит в

его повышенной сложности и ограниченных функциональных возможностях, так как для реализации функции предварительного резервирования в данном устройстве необходимо использовать второй запоминающий элемент с соответствующими связями, 1737514

20

40

Цель изобретения — упрощение элемента памяти, Поставленная цель достигается тем, что в элемент памяти, содержащий первый и второй запоминающие транзисторы с каналом N-типа, третий запоминающий транзистор с каналом р-типа, первый ключевой транзистор с каналом N-типа, элемент И, первый и второй входы которого являются соответственно входом разрешения резервирования и адресным входом элемента памяти, плавкую перемычку, первый вывод которой соединен со стоками первого запоминающего транзистора, первого ключевого транзистора, затворами второго и третьего запоминающих транзисторов, cTQки которых соединены с затворами первого запоминающего транзистора и являются выходом элемента памяти, к шине нулевого потенциала которого подключены истоки первого и второго запоминающих транзисторов и исток первого ключевого транзистора, затвор которого соединен с выходом элемента И, исток третьего запоминающего транзистора подключен к шине питания элемента памяти, введен четвертый запоминающий транзистор с каналом р-типа и второй ключевой транзистор с каналом ртипа, исток которого соединен с истоком третьего запоминающего транзистора и истоком четвертого запоминающего транзистора, затвор и сток которого соединены с затвором и стоком первого запоминающего транзистора соответственно, сток второго ключевого транзистора соединен со вторым выводом плавкой перемычки, а затвор является входом предварительного резервирования элемента памяти.

По сравнению с известным в предлагаемом техническом решении введены четвертый запоминающий и второй ключевой транзисторы р-типа, а также новые связи между перечисленными и известными элементами, Введение запоминающего и ключевого транзисторов р-типа и новых связей между новыми элементами и известными позволяет использовать предполагаемый элемент в режиме предварительного резервирования, значительно упростив его по сравнению с известным, На чертеже приведена схема предлагаемого элемента памяти.

Элемент памяти содержит транзисторы

1 — 4, образующие запоминающий элемент, второй ключевой транзистор 5, плавкую перемычку 6, первый ключевой транзистор 7, элемент И 8, шину питания 9, вход предварительного резервирования 10, выход 11, шину нулевого потенциала 12, вход разрешения резервирования 13, адресный вход 14, Истоки 3 и 4 транзисторов запоминающего элемента соединены с шиной питания

9, а стоки транзисторов 2 и 3 с затворами транзисторов 1 и 4 и выходом элемента 11, Истоки транзисторов 1 и 2 запоминающего элемента подключены к шине нулевого потенциала 12 и истоку первого ключевого транзистора 7, сток которого соединен со стоками транзисторов l и 4, затворами транзисторов 2 и 3 и первым выводом плавкой перемычки 6. Затвор первого ключевого транзистора 7 подключен к выходу элемента

И 8, первый и второй входы которого соединены с входом разрешения резервирования .13 и адресным -входом 14 соответственно.

Второй вывод плавкой перемычки 6 подключен к стоку второго ключевого транзистора

5, затвор и исток которого соединены с входом предварительного резервирования 10 и шиной питания 9 соответственно.

Элемент памяти работает следующим образом, В рабочем режиме на входы предварительного резервирования 10 и разрешения резервирования 13 поданы сигналы "0", B результате транзистор 5 открыт, а транзистор 7 закрыт и состояние элемента определяется состоянием перемычки 6. После пережигания перемычки 6 на выходе элемента 11 устанавливается "1", что обеспечивается асимметрией запоминающего элемента. Асимметрия запоминающего элемента может быть достигнута за счет различной ширины каналов, образующих его транзисторов 1-4. Если перемычка 6 сохранена, то узловая стоковая емкость транзисторов 1,4 и 7 заряжается до напряжения питания и на выходе элемента 11 устанавливается состояние "0", При подаче сигнала "1" на вход предварительного резервирования 10 элемент переходит в режим предварительного резервирования, В этом случае транзистор

5 закрывается и наличие плавкой перемычки на работе элемента не сказывается. 3апись в запоминающий элемент 1-4 адреса дефектного элемента памяти производится при подаче сигнала "1" на вход разрешения резервирования 13. При этом в зависимости от значения адреса остается закрытым либо открывается транзистор 7 так, что при адресном сигнале "1" ("0") на выходе 11 также устанавливается "1" ("0"). Проверка результатов резервирования может быть проведена при понижении сигнала на входе разрешения резервирования 13 до уровня

"0", Для перепрограммирования запоминающего элемента на транзисторах 1 — 4 необ1737514

Формула изобретения

Элемент памяти, содержащий первый и второй запоминающие транзисторы с каналом п-типа, третий запоминающий транзистор с каналом р-типа, первый ключевой транзистор с каналом п-типа, элемент И, первый и второй входы которого являются соответственно входом разрешения резервирования и адресным входом элемента памяти, плавкую перемычку, первый вывод которой соединен со стоками первого запо30

Составитель .С.Трошин

Техред М.Моргентал Корректор О.Кравцова

Редактор И.Сегляник

Заказ 1895 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101 ходимо предварительно сбросить хранимую в нем информацию, Это достигается путем подачи импульса "0" на вход предварительного резервирования 10, при поддержании "0" на входе разрешения резервирования 13, При этом плавкая перемычка 6 сохраняется,так как, во-первых, процесс переключения достаточно быстро-. течен, во вторых, ток, протекающий через перемычку, ограничен транзистором 1.

Таким образом, технико-экономическое преимущество предлагаемого элемента памяти состоит в его упрощении при сохранении широких функциональных возможностей. минающего транзистора, первого ключевого транзистора, затворами второго и третьего запоминающих транзисторов, стоки которых соединены с затвором первого за5 поминающего транзистора и являются выходом элемента памяти, к шине нулевого потенциала которого подключены истоки первого и второго запоминающих транзисторов и исток первого ключевого транзи10 стора, затвор которого соединен с выходом элемента И, исток третьего запоминающего транзистора подключен к шине питания элемента памяти, отличающийся тем, что, с целью упрощения элемента памяти, 15 он содержит четвертый запоминающий транзистор с каналом-р-типа и второй ключевой транзистор с каналом р-типа, исток которого соединен с истоком третьего запоминающего транзистора и истоком четвер20 того запоминающего транзистора, затвор и сток которого соединены с затвором и стоком первого запоминающего транзистора соответственно, сток второго ключевого транзистора соединен с вторым выводом

25 плавкой перемычки, а затвор является входом предварительного резервирования элемента памяти,