Инерциальноспутниковая система

Инерциальноспутниковая система

Реферат

 

Использование: навигационное оборудование летательных аппаратов. Сущность изобретения: инерциальноспутниковая система содержит спутниковый датчик скорости, инерциальный датчик скорости и курса, блок коррекции составляющих скорости, блок переключения, блок корректирующих фильтров, четыре блока формирования приращения скорости, блок формирования погрешностей составляющих скорости и блок коррекции курса. Система обеспечивает точность работы при отказах в полете спутникового датчика скорости. 3 з.п. ф-лы, 9 ил.

Изобретение относится к авиационному приборостроению и предназначено для использования в навигационном оборудовании летательных аппаратов (ЛА).

Известны инерциальноспутниковые системы, приведенные, например, в книге М.А. Кирста "Навигационная кибернетика полета", Москва, Воениздат, 1971 г.

Из известных систем в качестве прототипа выбирается система, описание которой приведено в "Бортовом комплексе радиоэлектронного оборудования самолета "Ямал", эскизный проект, г. Раменское, М.О. РПКБ, 1991 г.

Структурная схема системы-прототипа приведена на фиг. 1, где обозначено: ИДСК инерциальный датчик скорости и курса, БКСС блок коррекции составляющих скорости, БП блок переключения, БКФ блок корректирующих фильтров, СДС спутниковый датчик скорости.

Система-прототип работает следующим образом.

ИДСК измеряет и выдает с первого-третьего выходов составляющей скорости v_1и=v₁cos-v₂sin+v₁, v_2и=v₂cos+v₁sin+v₂ и курс _и=+..

Здесь v₁, v₂, погрешности; V₁, V₂, действительные значения.

С первого и второго выходов ИДСК сигналы V_1и и V_2и поступают на первый и второй входы БКСС, на пятый и шестой входы которого соответственно с первого и второго выходов СДС поступают составляющие скорости движения ЛА V₁ и ₂ (погрешности СДС в определении скорости близки к нулю), при этом на третий и четвертый входы БКСС с первого и второго выходов БКФ соответственно поступают корректирующие поправки d_1к, _2к..

В БКСС по поступившим сигналам формируются сигналы откорректированных скоростей v_1к=v_1и-_1к, v_2к=v_2и-_2к и разностные сигналы m₁ V_1к V₁, m₂ V_2к V₂ Сигналы V_1к и V_2к c третьего и четвертого выходов БКСС поступают потребителям (в систему навигации, в систему автоматического управления ЛА), а сигналы m₁ и m₂ с первого и второго выходов БКСС соответственно поступают на первый и второй входы БП, на третий вход которого с третьего выхода СДС поступает сигнал n₁ + n_o (исправность СДС) или n₁ -2n_o (отказ, отключение СДС). При исправности СДС БП пропускает сигналы m₁ и m₂, которые с первого и второго выходов БП поступают на первый и второй входы БКФ.

Погрешности ИДСК по скорости имеют вид (см. вышеупомянутую книгу М.А. Кирста "Навигационная кибернетика полета").

(Здесь частота шулеровских колебаний), откуда при времени коррекции от СДС в течение 3-10 мин, погрешности ИДСК примут вид: (Здесь a_i, b_i постоянные коэффициенты, t время), тогда В БКФ по каждому входу установлены фильтры с передаточными функциями , где C_i постоянные коэффициенты, Р оператор дифференцирования.

На выходах БКФ будут сигналы _1к=m₁R, _2к=m₂R, тогда соответственно Выбором коэффициентов C₁, C₂, C₃ обеспечивается устойчивость и качество переходного процесса. На выходах БКФ будут сигналы: здесь N 1 + C₁P + C_2PP² + C₃P³, откуда следует, что после окончания переходного процесса будет _1к v₁, _2к v₂, v_1к v₁, v_2к v₂. При отказе (отключении) СДС на входах БКФ будут нулевые сигналы, соответственно Здесь V₁₀, V₂₀ значение составляющих скорости в момент времени отказа (отключения) СДС.

Теперь Здесь, как было указано ранее, V₁, V₂ текущие значения составляющих скорости.

Например, после разворота движения на 180^o может быть V₁ -V₁₀, V₂ -V₂₀, при малом "" (-1+cos) 0, v₂-_2к= -2v₁₀, v₁-_1к=2v₂₀, при будут погрешности .

Наличие этих погрешностей является недостатком системы-прототипа.

Технический результат предлагаемого решения заключается в повышении точности работы системы при отказах (отключениях) спутникового датчика скорости.

Технический результат достигается тем, что в инерциальноспутниковую систему, содержащую спутниковый датчик скорости, последовательно соединенные по первому и второму входам-выходам инерциальный датчик скорости и курса, блок коррекции составляющих скорости, блок переключения, блок корректирующих фильтров, первый и второй выходы которого подключены соответственно к третьему и четвертому входам блока коррекции составляющих скорости, на пятый и шестой входы которого подключены соответственно первый и второй выходы спутникового датчика скорости, третий выход которого подключен к третьему входу блока переключения, дополнительно введены четыре блока формирования приращения скорости, блок формирования погрешностей составляющих скорости и блок коррекции курса, на первый, второй, третий, четвертый, пятый и шестой входы которого подключены соответственно выходы третьего, четвертого, первого и второго блоков формирования приращения скорости, третий выход спутникового датчика скорости и третий выход инерциального датчика скорости и курса, первый и второй выходы которого подключены соответственно ко входам первого и второго блоков формирования приращений, а первый и второй выходы спутникового датчика скорости подключены соответственно ко входам третьего и четвертого блоков формирования приращений, причем на седьмой и восьмой входы блока коррекции составляющих скорости подключены соответственно первый и второй выходы блока формирования погрешностей составляющих скорости, на первый, второй, третий, четвертый, пятый, шестой и седьмой входы которого подключены соответственно первый, второй и третий выходы спутникового датчика скорости, первый и второй выходы коррекции курса, третий и четвертый выходы блока коррекции составляющих скорости.

На фиг. 1 представлена блок-схема системы-прототипа (обозначения блоков приведены выше).

На фиг.2 представлена блок-схема предлагаемого устройства, содержащего: 1 инерциальный датчик скорости и курса ИДСК, 2 блок коррекции составляющих скорости БКСС, 3 блок переключения БП, 4 блок корректирующих фильтров БКФ, 5 спутниковый датчик скорости СДС, 6 первый блок формирования приращения скорости БФП1, 7 второй блок формирования приращения скорости БФП2, 8 блок формирования погрешностей составляющих скорости БФПСС, 9 блок коррекции курса БКК, 10 третий блок формирования приращения скорости БФП3, 11 - четвертый блок формирования приращения скорости БФП4.

На фиг. 3 представлена блок-схема БКСС(2), содержащего первый, второй, третий и четвертый элементы разности ЭР1(12); ЭР2(13), ЭР3(14), ЭР4(15).

На фиг. 4 представлена блок-схема БКФ(4), содержащего первый и второй фильтры Ф1(16), Ф2(17).

На фиг. 5 представлена блок-схема БФП1(6), содержащего: первый, второй и третий элементы запаздывания ЭЗ1(18), ЭЗ2(19), ЭЗ3(20); элемент разности ЭР (21), элемент суммирования ЭС (22).

На фиг. 6 представлена блок-схема БП(3), содержащего первый и второй ключи К1(23), К2(24).

На фиг. 7 представлена блок-схема Ф1(16), содержащего первый и второй интегродиффиренцирующие элементы ИДЭ1(25), ИДЭ2(26) и интегрирующий элемент ИЭ(27).

На фиг.8 представлена блок-схема БФПСС(8), содержащего: первый, второй, третий и четвертый элементы умножения ЭУ1(28), ЭУ2(29), ЭУ3(30), ЗУ4(31); первый элемент разности ЭР1(32); элемент суммирования ЭС(33); второй элемент разности ЭР2(34); задатчик постоянного параметра ЗПП(35); элемент переключения ЭП(36).

На фиг. 9 представлена блок-схема БКК(9), содержащего: первый, второй, третий, четвертый, пятый и шестой элементы умножения ЭУ1(37), ЭУ2(38), ЭУ3(39), ЭУ4(40), ЭУ5(41), ЭУ6(42); первый второй и третий элементы разности ЭР1(44), ЭР2(47), ЭР3(50); первый и второй элементы суммирования ЭС1(43), ЭС2(45); задатчик постоянных параметров ЗПП(46); первый, второй и третий элементы деления ЭД1(48), ЭД2(49), ЭД3(53); элемент формирования модуля ЭФМ(51); элемент формирования арктангенса ЭФА (52); первый и второй элементы памяти ЭПА1(54), ЭПА2(55); элемент переключения ЭП(56).

Система работает следующим образом. С первого выхода ИДСК(1) сигнал составляющей скорости V_1и поступает на первый вход БКСС(2) и на вход БФП1(6); со второго выхода ИДСК(1) сигнал составляющей скорости V_2и поступает на второй вход БКСС(2) и вход БФП2(7), с третьего выхода ИДСК(1) сигнал угла курса _и поступает на шестой вход БКК(9). С первого выхода СДС(5) сигнал составляющей скорости V₁ поступает на пятый вход БКСС(2), на первый вход БФПСС(8) и на вход БФПЗ(10).

Со второго выхода СДС(5) сигнал составляющей скорости V₂ поступает на шестой вход БКСС(2), на второй вход БФПСС(8) и на вход БФП4(11).

Вход БФП1(6) (фиг. 5) подключен ко входам Э31(18), Э32(19), Э33(20) и к первому входу ЭС(22). В Э31(18) по поступившему сигналу V_1и(t) формируется с задержкой на малое время "" сигнал v_1и(t-), который с выхода Э31(18) поступает на третий вход ЭР(21). В Э32(19) формируется сигнал с задержкой на время "2" v_2и(t-2), поступающий на второй вход ЭС(22). В Э33(20) формируется сигнал с задержкой на время "3" v_1и(t-3), поступающий на второй вход ЭР(21). В ЭС(22) формируется сигнал =v_1и(t)+3v_1и(t-2), поступающий на вход ЭР(21), где формируется сигнал а, учитывая, что v_1и(t)=v₁(t)coc+v₂(t)sin+a_o+a₁t+a₂t² то при будет сигнал x₁=f₁cos-f₂sin, который с выхода ЭР(21) через выход БФП1(6) поступает на третий вход БКК(9). БФП2(7) полностью аналогичен БФП1(6), в БФП2(7), учитывая, что v_2и(t)=v₂(t)cos+v₁(t)sin+b_o+b₁t+b₂t², формируется сигнал x₂=f₂cos+f₁sin,, поступающий на четвертый вход БКК (9).

БФПЗ(10) полностью аналогичен БФП2(6), по поступившему сигналу V₁(t) на выходе БФПЗ(10) формируется сигнал f₁=v₁(t)+3v₁(t-2)-3v₁(t-)+v₁(t-3), поступающий на первый вход БКК(9).

БФП4(11) полностью аналогичен БФП1(6), по поступившему сигналу V₂(t) на выходе БФП4(11) формируется сигнал f₂=v₂(t)+3v₂(t-2)-3v₂(t-)+v₂(t-3), поступающий на второй вход БКК(9), на пятый вход которого с третьего выхода СДС(5) поступает сигнал "n₁". В БКК(9): первый вход (сигнал f₁) подключен к первому входу ЭУ1(37), к первому входу ЭУ2(38) и к двум входам ЭУ6(42); второй вход (сигнал f₂) подключен к первому входу ЭУ3(39), к первому входу ЭУ4(40) и к двум входам ЭУ5(41); третий вход (сигнал x₁) подключен ко вторым входам ЭУ2(38) и ЭУ3(39); четвертый вход (сигнал x₂) подключен ко вторым входам ЭУ1(37) и ЭУ4(40); пятый вход (сигнал n₁) подключен ко второму входу ЭПА1 (54) и ко второму входу ЭПА2(55); шестой вход (сигнал _и) подключен к первому входу ЭР2(47).

В ЭУ1(37) формируется сигнал "f₁x₂", поступающий на первый вход ЭР1(44). В ЭУ2(38) формируется сигнал "f₁x₁", поступающий на первый вход ЭС1(43).

В ЭУ3(39) формируется сигнал "x₁f₂", поступающий на второй вход ЭР1(44), где формируется разностной сигнал (x₂f₁ - x₁f₂), поступающий на первый вход ЭД2(49).

В ЭУ4(40) формируется сигнал "f₂x₂" поступающий на второй вход ЭС1 (43), где формируется суммарный сигнал (f₁x₁ + f₂x₂), поступающий на первый вход ЭД1(48).

В ЭУ5(41) формируется сигнал f²₂, поступающий на первый вход ЭС2(45). В ЭУ6(42) формируется сигнал f²₁, поступающий на второй вход ЭС2(45), где формируется суммарный сигнал (f²₁+f²₂), который с выхода ЭС2(45) поступает на второй вход ЭР3(50), на второй вход ЭД2(49) и на второй вход ЭД1(48), где формируется сигнал , который с выхода ЭД1(48) поступает на первый вход ЭПА1(54).

В ЭД2(49) формируется сигнал , поступающий на первый вход ЭПА2(55). Для защиты от деления на f²₁+f²₂=0 с первого выхода ЭПП(46) сигнал постоянной положительной величины f_o > 0" поступает на первый вход ЭР3(50), где формируется сигнал _o=f²₁+f²₂-f_o,, поступающий на вход ЭФМ(51), формирующего модуль поступившего сигнала , который с выхода ЭФМ(51) поступает на первый вход ЭП(56), на второй и третий входы которого со второго и третьего выходов ЗПП(45) поступают сигналы постоянных величин "+n_o" и "-2n_o".

ЭП(56) стандартный релейный элемент на выходе которого будет сигнал n₂ +n_o при и сигнал n₂ -2n_o при . С выхода ЭП(56) сигнал "n₂" поступает на вторые входы ЭПА1(54) и ЭПА2(55). Таким образом, на вторых входах ЭПА1(54) и ЭПА2(55) будет сигнал n n₁ + n₂; при исправности СДС(5) n₁ +n_o и при n₂ +n_o будет n +2n_o; при исправности СДС(5) n₁ +n_o и при n₂ -2n_o будет n -n_o; при отказе СДС(5) n₁ -2n_o и при n₂ +n_o будет n -n_o; при отказе СДС(5) n₁ -2n_o и при n₂ -2n_o будет n -4n_o.

Элементы памяти ЭПА1(54) и ЭПА2(55) пропускают поступившие по первым входам сигналы на свои выходы при n+n_o (исправность СДС(5) и ) и запоминают поступившие по первым входам сигналы при n-n_o (отказ СДС(5) и или отказ СДС(5) и или исправность СДС(5) и .

Таким образом, на выходе ЭПА1(54) будет сигнал текущего или запомненного значения сигнала "cos", поступающего на второй выход БКК(9) и на первый вход ЭД3(53), а на выходе ЭПА2(55) будет сигнал текущего или запоминающего значения сигнала "sin", поступающего на первый выход БКК(9) и на второй вход ЭД3(53), где формируется сигнал , поступающий на вход ЭФА (52), где формируется сигнал D=arctgZ, поступающий на второй вход ЭРА(47), где формируется сигнал откорректированного курса _к=_и-=, равное действительному, сигнал с выхода ЭР2(47) поступает на третий выход БКК(9), откуда он выдается потребителям (в системы навигации; управления, на индикацию и т.д.).

С первого и второго выходов БКК(9) сигналы "sin", "cos" поступают соответственно на четвертый и пятый входы БФПСС(8), на первый, второй и третий входы которого с первого, второго и третьего выходов СДС(5) поступают соответственно сигналы V₁, V₂, n₁. На шестой и седьмой входы БФПСС(8) соответственно с третьего и четвертого выходов БКСС(2) поступают сигналы откорректированных составляющих скорости V_1к, V_2к.

В БФПСС(8) (фиг. 8): первый и второй входы (сигналы V₁, V₂) подключены соответственно к первому и второму входам ЭП(36); третий вход (сигнал n₁) подключен к пятому входу ЭП(36); четвертый вход (сигнал sin) подключен к первым входам ЭУ1(28) и ЭУ2(29); пятый вход (сигнал cos) подключен к первому входу ЭР2(34); шестой и седьмой входы (сигналы V_1к, V_2к) подключены соответственно к третьему и четвертому входам ЭП(36), который является стандартным двухканальным релейным элементом, пропускающим на свои первый и второй выходы сигналы V₁₁ V₁ и V₂₁ V₂ (со своих первого и второго входов) при n₁ +n_o на пятом своем входе и, соответственно, при n₁ -2n_o (отказ СДС(5) на пятом входе ЭП(36) на его первом и втором выходах будут сигналы V₁₁ V_1к и V₂₁ V_2к.

С первого выхода ЭП(36) сигнал V₁₁ поступает на второй вход ЭУ2(29) и на второй вход ЭУ3(30); со второго выхода ЭП(36) сигнал V₂₁ поступает на второй вход ЭУ4(31) и на второй вход ЭУ1(31) и на второй вход ЭУ1(28). С выхода ЗПП(5) сигнал постоянной величины, равной "1", поступает на второй вход ЭР2(34), где формируется сигнал (cos-1), поступающий на первые входы ЭУ3(30) и ЭУ4(31).

В ЭУ1(28) формируется сигнал "v₂₁sin", поступающий на первый вход ЭР1(32). В ЭУ2(29) формируется сигнал "v₁₁sin", поступающий на первый вход ЭС(33). В ЭУ3 (30) формируется сигнал v₁₁(cos-1), поступающий на второй вход ЭР1(32), где формируется сигнал ₁=v₁₁(cos-1)-v₂₁sin, поступающий на первый выход БФПСС(8), подключенный к седьмому входу БКСС(2).

В ЭУ4(31) формируется сигнал v₂₁(cos-1), поступающий на второй вход ЭС(33), где формируется сигнал ₂=v₁₁sin+v₂₁(cos-1), поступающий на второй выход БФПСС(8), подключенный к восьмому входу БКСС(2), на третий и четвертый входы которого подключены сигналы _1к и _2к соответственно с первого и второго выходов БКФ(4).

В БКСС(2) (фиг. 3): первый, третий и седьмой входы подключены соответственно к первому, второму и третьему входам ЭР1(12), где формируется сигнал и при исправности СДС(5) V₁₁ V₁, V₂₁ V₂, v_1к=v₁+v₁-_1к,, поступающий на третий выход БКСС (2) и на первый вход ЭР2(13), на второй вход которого с пятого входа БКСС(2) поступает сигнал V₁; в ЭР2(13) формируется сигнал m₁=v_1к-v₁=v₁-_1к, поступающий на первый выход БКСС(2); второй, четвертый и восьмой входы БКСС(2) подключены соответственно к первому, второму и третьему входам ЭР4(15), где формируется сигнал и при исправности СДС(5) V₁₁ V₁, V₂₁ V₂, v_2к=v₂+v₂-_2к, этот сигнал поступает на четвертый выход БКСС(2) и на первый вход ЭРЗ(11), на второй вход которого поступает сигнал V₂ с шестого входа БКСС(2). В ЭРЗ (14) формируется сигнал m₂=v_2к-v₂=v₂-_2к, поступающий на второй выход БКСС(2).

С первого и второго выходов БКСС(2) сигналы "m₁" и "m₂" поступают на первый и второй входы БП(3), на третий вход которого подключен сигнал "n₁" с третьего выхода СДС(5). БП(3) (фиг. 6) является двухканальным двухпозиционным переключателем, в котором ключи К1(23) и К2(24) находятся в положении 0-1 при наличии на третьем входе БП(3) сигнала n₁ +n_o (исправность СДС(5)) и в положении 0-2 при n₁ -2n_o (отказ СДС(5)). Таким образом, при n₁ +n_o (исправность СДС(5)) с первого и второго выходов БП(3) сигналы m₁ и m₂ поступают на первый и второй входы БКФ(4), причем первый вход подключен ко входу Ф1(16), а второй вход БКФ(4) подключен ко входу Ф2(17) (фиг. 4).

Фильтр Ф1(16) может быть реализован как операционный элемент, структура которого в общем виде приведены в книге И.М. Тетельбаума и Ю.Р. Шнейдера "400 схем для АВМ", Москва, Энергия, 1978 г. стр. 24, либо по нижеприведенной структуре, представленной на фиг. 7, она содержит стандартные последовательно соединенные элементы ИДЭ1(25) (с передаточной функцией , здесь l₁, l₂ постоянные коэффициент), ИЭ(27) (с передаточной функцией "I/P", ИДЭ2(26) с передаточной функцией на выходе Ф1(16) будет сигнал , поступающий на первый выход БКФ(4).

Ф2(17) полностью аналогичен Ф1(16), на выходе Ф2(17) будет сигнал _2к=m₂R, поступающий на второй выход БКФ(4). С первого и второго выходов БКФ(4) сигналы _1к и _2к поступают соответственно на третий и четвертый входы БКСС(2), в котором теперь откуда при откуда следует, что, как оговорено выше, при v₁=a_o+a₁t+a₂t², , и при обеспечении устойчивости и качества переходного процесса выбором коэффициентов C₁, C₂, C₃, после окончания переходного процесса V_1кV₁, V_2кV₂, соответственно на входах Ф1(16) и Ф2(17) будут близкие к нулю сигналы При этом на выходах фильтров Ф1(16) и Ф2(17) будут сигналы и, так как после окончания переходного процесса , , то и _1к=v₁, _2к=v₂ Теперь при отказе СДС(5) (сигнал n₁ -2n_o на третьем выходе СДС(5)) на входах Ф1(16) и Ф2(17) будут нулевые сигналы и, соответственно, на выходах Ф1(16), Ф2(17) будут сигналы _1к=v₁, _2к=v₂ соответственно, так как V_1кV₁, V_2кV₂, то в БФПСС(8) на первом и втором выходах ЭП(36) будут сигналы V₁₁ V_1к V₁, V₂₁ V_2к V₂ и тогда в ЭР1(12) и в ЭР4(15) будут сигналы: Таким образом, достигается технический результат обеспечивается точное формирование параметров движения составляющих скорости V₁, V₂ и курса при отказах (отключениях) СДС (5) в полете.

Дополнительные блоки и связи, реализуемые на типовых современных элементах, практически не приводят к увеличению массы и потребляемой мощности при обеспечении точностных характеристик по составляющим скорости к курсу при отказах (отключениях) СДС(5), что повышает эффективность применения ЛА, на которых данная система устанавливается.

Примеры технического выполнения элементов, из которых состоят вновь вводимые дополнительные блоки БФП, БФПСС, БКК приведены в книге И.М. Тетельбаума, Ю.Р. Шнейдера "400 схем для АВМ", Москва, Энергия, 1978 г. ЭИ, ЭР, ЭС стр. 8, 9; ИДЭ стр. 43; Э3 стр. 49; ЭФМ стр. 51; ЭД, ЭУ стр. 53; ЭПА стр. 124; в книге В.Б. Смолова "Функциональные преобразователи информации", г. Ленинград, Энергоиздат, 1981 г. стр. 132,172.

Формула изобретения

1. Инерциально-спутниковая система, содержащая спутниковый датчик скорости, последовательно соединенный по первому и второму входам-выходам инерциальный датчик скорости и курса, блок коррекции составляющих скорости, блок переключения, блок корректирующих фильтров, первый и второй выходы которого подключены соответственно с третьему и четвертому входам блока коррекции составляющих скорости, на пятый и шестой входы которого подключены соответственно первый и второй выходы спутникового датчика скорости, третий выход которого подключен к третьему входу блока переключения, отличающаяся тем, что в нее дополнительно введены четыре блока формирования приращения скорости, блок формирования погрешностей составляющих скорости и блок коррекции курса, на первый, второй, третий, четвертый, пятый и шестой входы которого подключены соответственно выходы третьего, четвертого, первого и второго блоков формирования приращения скорости, третий выход спутникового датчика скорости и третий выход инерциального датчика скорости и курса, первый и второй выходы которого подключены соответственно к входам первого и второго блоков формирования приращений, а первый и второй выходы спутникового датчика скорости подключены соответственно к входам третьего и четвертого блоков формирования приращения, причем на седьмой и восьмой входы блока коррекции составляющих скорости подключены соответственно первый и второй выходы блока формирования погрешностей составляющих скорости, на первый, второй, третий, четвертый, пятый, шестой и седьмой входы которого подключены соответственно первый, второй и третий выходы спутникового датчика скорости, первый и второй выходы блока коррекции курса, третий и четвертый выходы блока коррекции составляющих скорости.

2. Система по п.1, отличающаяся тем, что первый блок формирования приращений скорости содержит три элемента запаздывания, элемент суммирования и элемент разности, первый, второй и третий входы которого соединены с выходами элемента суммирования третьего и первого элементов запоминания, при этом первый и второй входы элементов суммирования соединены соответственно с выходом второго элемента запаздывания и объединенными входами трех элементов запаздывания, причем второй вход элемента суммирования и выход элемента разности являются соответственно входом и выходом первого блока формирования приращений скорости.

3. Система по п.1, отличающаяся тем, что блок формирования погрешностей составляющих скорости содержит элемент переключения, первый, второй, третий, четвертый и пятый входы которого являются соответственно первым, вторым, шестым, седьмым и третьим входами блока формирования погрешностей составляющих скорости, четыре элемента умножения, два элемента разности, элемент суммирования и задатчик постоянного параметра, при этом выходы элемента суммирования, первого элемента разности, объединенные первые входы первого и второго элементов умножения и первый вход второго элемента разности являются соответственно вторым, первым выходами, четвертым и пятым входами блока формирования погрешностей составляющих скорости, причем первый выход элемента переключения соединен соответственно с объединенными первым входом второго и вторым входом третьего элементов умножения, выход задатчика постоянного параметра соединен с вторым входом второго элемента разности, выход которого соединен с объединенными первыми входами третьего и четвертого элементов умножения, второй вход которого соединен с объединенными вторым выходом элемента переключения и вторым входом первого элемента умножения, выходы первого, четвертого, третьего и второго элементов умножения подключены соответственно к первому, второму входам первого элемента разности и первому и второму входам элемента суммирования.

4. Система по п.1, отличающаяся тем, что блок коррекции курса содержит шесть элементов умножения, три элемента разности, два элемента суммирования, задатчик постоянных параметров, три элемента деления, элемент формирования модуля, элемент формирования арктангенса, два элемента памяти и элемент переключения, первый, второй и третий входы которого подсоединены соответственно к выходу элемента формирования модуля, второму и третьему выходам задатчика постоянных параметров, первый выход которого соединен с первым входом третьего элемента разности, выход которого соединен с входом элемента формирования модуля, при этом первый вход блока коррекции курса соединен с первыми входами первого и второго элементов умножения и двумя входами шестого элемента умножения, выход которого соединен с вторым входом второго элемента суммирования, первый вход которого соединен с выходом пятого элемента умножения, а второй вход блока коррекции курса соединен с первыми входами третьего и четвертого элементов умножения и двумя входами пятого элемента умножения, третий вход блока коррекции соединен с вторыми входами второго и третьего элементов умножения, четвертый вход блока коррекции соединен с вторыми входами первого и четвертого элементов умножения, пятый вход блока коррекции соединен с объединенными входами первого и второго элементов памяти и с выходом элемента переключения, первый вход второго элемента разности является шестым входом блока коррекции курса, выход второго элемента памяти является первым выходом блока коррекции курса и одновременно соединен с вторым входом третьего элемента деления, выход первого элемента памяти является вторым выходом блока коррекции и одновременно соединен с первым входом третьего элемента деления, выход которого соединен с входом элемента формирования арктангенса, выход которого соединен с вторым входом второго элемента разности, выход которого является третьим выходом блока коррекции курса, первый и второй входы первого элемента суммирования соединены соответственно с выходами второго и четвертого элементов умножения, первый и второй входы первого элемента разности соединены соответственно с выходами первого и третьего элементов умножения, выход первого элемента суммирования соединен с первым входом первого элемента деления, выход которого соединен с первым входом памяти, выход первого элемента разности соединен с первым входом второго элемента деления, выход которого соединен с первым входом второго элемента памяти, выход второго элемента суммирования соединен с вторыми входами первого и второго элементов деления и третьего элемента разности.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9