Устройство контроля

Устройство контроля

Реферат

 

Использование: изобретение относится преимущественно к области сельскохозяйственного машиностроения, а именно к средствам контроля состояния нагрузки. Сущность изобретения: устройство включает по крайней мере один блок формирования сигнала состояния нагрузки, основной вход которого является входом для подключения активной нагрузки, а выход связан со входом блока сигнализации, при этом общая шина и шина питания подключены к соответствующим клеммам этих блоков. Блок формирования сигнала состояния нагрузки выполнен в виде транзисторов одинаковой проводимости, базы которых соединены непосредственно, а эмиттеры через первый нагрузочный резистор. Эмиттер первого транзистора является основным входом данного блока, а эмиттер второго транзистора посредством второго резистора и параллельно включенного ему переключателя подключен к шине питания, причем коллекторные нагрузки транзисторов подключены к общей шине. База второго транзистора связана с его коллектором, при этом выход вентильного элемента, подключенный к коллектору первого транзистора является выходом блока формирования сигнала состояния нагрузки. Устройство имеет так же блок анализа состояния цепи контрольной нагрузки, выполненный в виде логического анализатора состояния и мощного электронного ключа с логическими входами. 2 з.п. ф-лы, 5 ил.

Изобретение относится преимущественно к сельскохозяйственному машиностроению, а именно к средствам контроля состояния нагрузки.

Известно устройство контроля, включающее ряд герконов, управляющая обмотка каждого из которых включена последовательно с соответствующей нагрузкой и релейным переключающим элементом, причем сами герконы включены в цепь управления, связанную со входом блока сигнализации /1/. В данном случае при отключении любой нагрузки происходит разрыв в цепи питания управляющей обмотки геркона и блок сигнализации формирует сигнал тревоги.

Недостатком данного устройства является его малая помехозащищенность, поскольку при наличии искрения в электрических цепях могут происходить ложные срабатывания, что так же имеет место при наличии силовых полей от работающих агрегатов и т.д. Кроме того, невысокая точность работы обусловлена залипанием контактов и их "дребезгом", невысоким эксплуатационным сроком механических изделий.

Так же известны устройства контроля, включающие электронные узлы на операционных элементах, вырабатывающие сигналы управления для блока сигнализации /2, 3/. При этом, такого типа устройства имеют довольно сложную конструкцию и работают либо при контроле цепей на переменном токе, что существенно усложняет контролирующие цепи и приводит к невысокой эксплуатационной надежности или требуют очень точной настройки корректирующих цепей, состояние которых необходимо регулярно проверять, поскольку изменение параметров нагрузки при ее замене неизбежно влечет необходимость дополнительной перестройки соответствующей электронной цепи.

Наиболее близким к заявленному является устройство контроля, включающее по крайней мере один блок формирования сигнала состояния нагрузки, основной вход которого является входом для подключения активной нагрузки, а выход связан со входом блока сигнализации, при этом общая шина и шина питания подключены к соответствующим клеммам этих блоков /4/. При работе данного устройства регистрируется падение напряжения запирания диодов, при нормальной нагрузке не дает возможности открыванию транзистора блока сигнализации, при нарушенной нагрузке блок сигнализации срабатывает, причем в устройстве может быть любое количество блоков формирования сигнала состояния нагрузки, которые включены посредством вентильных элементов по схеме ИЛИ со входом блока сигнализации. Однако в данном случае исключается возможность контролирования нагрузки в подготовительном и рабочем состояниях, так называемых "холодном" и "горячем", т.е. при малом и большом токах нагрузки, что приводит к недостаточной достоверности контроля. Кроме того, в данном случае наличие разброса в параметрах нагрузок приводит к ложным срабатываниям. Кроме того, в устройстве отсутствует возможность одновременного контроля состояния короткого замыкания нагрузки и ее обрыва.

Технической задачей изобретения является повышение достоверности контроля состояния нагрузки как при возможности ее короткого замыкания, так и при прекращении тока через нагрузку, кроме того устройство так же дает возможность отделить указанные ситуации при восстановлении работоспособности нагрузки проконтролировать и данную ситуацию, т.е. очередной технической возможностью является так же повышение эксплуатационных параметров устройства.

Указанная задача решается тем, что каждый блок формирования сигнала состояния нагрузки выполнен в виде транзисторов одинаковой проводимости, базы которых соединены непосредственно, а эмиттеры - через первый нагрузочный резистор, при этом эмиттер первого транзистора является основным входом данного блока, а эмиттер второго транзистора посредством второго резистора и параллельно включенного ему переключателя подключен к шине питания, причем коллекторные нагрузки транзисторов подключены к общей шине, а база второго транзистора связана с его коллектором, при этом выход вентильного элемента, подключенный к коллектору первого транзистора является выходом блока формирования сигнала состояния нагрузки, при этом, блок формирования сигнала состояния нагрузки снабжен по крайней мере одним дополнительным узлом, выполненным в виде дополнительного транзистора, база которого объединена с базой первого транзистора, а эмиттер является дополнительным входом данного блока для подключения дополнительной активной нагрузки, который посредством дополнительного нагрузочного сопротивления так же связан с эмиттером второго транзистора, причем коллектор дополнительного транзистора, в цепь питания которого включена соответствующая нагрузка, через дополнительный вентильный элемент, включенный аналогично основному вентильному элементу, связан с выходом упомянутого блока. А так же тем, что устройство снабжено по крайней мере одним блоком анализа состояния цепи контрольной нагрузки, каждый из которых выполнен в виде логического анализатора состояния и мощного электронного ключа с логическими входами, причем вход ключа связан с шиной питания, а выход подключен к эмиттеру второго транзистора блока формирования сигнала состояния нагрузки и к первому входу логического анализатора состояния, второй вход которого подключен к контрольной нагрузке непосредственно, третий вход связан с выходом соответствующего блока формирования сигнала состояния нагрузки, а четвертый вход посредством переключателя подключен к шине питания и непосредственно связан с одним из логических входов электронного ключа, второй логический вход которого связан с выходом выработки сигнала начального включения и поддержания ключа в рабочем состоянии, а второй выход логического анализатора состояния является выходом выработки сигнала "Отказ", который связан со входом блока сигнализации.

Поиск, проведенный по патентной и технической литературе показал, что заявленная совокупность неизвестна, т.е. она соответствует условию патентоспособности "новизна". Поскольку устройство изготовлено из известных узлов, то оно соответствует условию "промышленная применимость", а так при этом реализуется новый, более высокий эффект, неочивидный для специалиста, то заявленное соответствует условию "изобретательский уровень".

На фиг. 1 представлена общая блок-схема устройства; на фиг. 2 и 3 - принципиальные схемы блока формирования сигнала состояния нагрузки; на фиг. 4 - схема блока сигнализации; на фиг. 5 - схема блока анализа состояний цепи контрольной нагрузки.

Устройство /фиг. 1/ включает электронный модуль, состоящий из нагрузки 1, по крайней мере одного блока формирования состояния сигнала нагрузки 2, блока сигнализации 3, по крайней мере одного блока анализа состояний цепи контрольной нагрузки 4, общей шины 5 и шины питания 6. Блок сигнализации 3 содержит индикатор 7, например сигнальную лампу. Блок 2 /фиг. 2/ включает первый VT1 и второй VT2 транзисторы, включенные по схеме токового зеркала /5/, причем базы этих транзисторов одинаковой проводимости объединены, кроме того база второго связана с его коллектором, сопротивления R₁ и R₂, являющиеся коллекторными нагрузками соответственно первого и второго транзисторов, подключены к общей шине /клемма A5/, а вентильный элемент - диод VD1 включен между коллектором первого транзистора и выходом /точка A5/ блока 2. Эмиттер первого транзистора VТ1 связан непосредственно с контролируемой активной нагрузкой, вход A1 является основным входом блока 1 и посредством первого нагрузочного резистора R_ш1 с эмиттером второго транзистора VТ2 /клемма A2/, который посредством переключателя S /1,2,..,N/ или посредством резистора R₃ связан с шиной питания 6 /клемма A3/. Блок 2 может быть выполнен и в другой модификации, предназначенной для контроля нескольких раздельных нагрузок /в данном случае двух, см. фиг. 3/, в этом случае добавлен дополнительный, третий, транзистор VT3 /число транзисторов одинаково включенных соответствует числу дополнительных контролируемых нагрузок/, включенный аналогично транзистору VT1 и имеющий ту же проводимость. Его эмиттер является дополнительным входом для подключения дополнительной активной нагрузки /вход B2/ и через дополнительное нагрузочное сопротивление R_ш2 он связан с эмиттером второго транзистора VT2. С его коллекторной нагрузки R₄ через вентильный элемент - диод VD2 сигнал поступает на выход данного блока, т. е. в данном случае с выходов транзисторов VT1 и VT3 суммируются по схеме ИЛИ. При этом, вход A1 (фиг. 2) соответствует входу B1 (фиг. 3), клеммы A2, A3, A4, A5 соответственно соответствуют клеммам B3, B4, B5, B6. Клемма B2 предназначена для подключения дополнительной активной нагрузке. Блок сигнализации /фиг. 4/ имеет вход на клемме C1 и выполнен в виде резистора R₅, установленного между данной клеммой и базой транзистора VT4, эмиттер которого подключен к общей шине 5 /клемме C4/, а коллектор посредством резистора R₅ связан с базой транзистора VT5, эмиттер последнего подключен к шине питания через клемму C2, а коллектор посредством нагрузки R₇ подключен к общей шине 5 /клемма C4/ и посредством клеммы C3 - к индикатору 7, например сигнальной лампе. Вход блока 3 - клемма C1 - посредством вентильного элемента, диода VD3 связана с коллектором VT5. Блок 4 анализа состояний цепи контрольной нагрузки включает логический анализатор состояния /ЛАС/ 8 и мощный электронный ключ 9 с логическими входами, выполненный на элементе DD1 2И-НЕ, входы которого являются логическими входами электронного ключа 9, а выход подключен к инвертору на элементе DD2, инверсный выход которого посредством резистора R₈ подключен к базе транзистора VT6, включенного по схеме с общим эмиттером, а его коллектор через резистор R₉ подключен к базе транзистора VT7, при этом общая шина 5 подключена к клемме D6, а шина питания 6 - к клемме D5 - эмиттеру транзистора VT7 и через переключатель S - к клемме D7 и, следовательно, к одному из логических входов электронного ключа 9, ко второму входу которого подключен выход выработки сигнала начального включения и поддержания ключа в рабочем состоянии K6. Коллектор мощного транзистора VT7 связан с первым входом K1 ЛАС 8 и с клеммой D5, которая подключена к эмиттеру второго транзистора VT2 соответствующего блока 2, второй вход K2 ЛАС 8 /клемма D2/ сообщен непосредственно с контролируемой активной нагрузкой 1 /E1/, третий вход K3 /клемма D3/ связан с выходом соответствующего блока 2, а выход выработки сигнала "Отказ" /K4/ через вентильный элемент-диод VD4 и клемму D4 подключен ко входу C1 блока сигнализации 3. Клемма D7 так же связана с четвертым входом K5 ЛАС 8. В качестве активной нагрузки может контролироваться нагрузка в виде ламп накаливания, исполнительных электрических элементов и т. д. , основным условием использования нагрузки является то, чтобы ее питание осуществлялось постоянным током.

Устройство работает следующим образом.

При контроле нагрузки 1 с помощью блоков 2 /фиг. 2/, транзисторы которые включены по схеме "токовое зеркало", в отсутствие тока нагрузки (обрыв или отключение соответственно одной или обеих ламп E_k, где k-1,..,N /см. фиг. 1/) и соответствующем замкнутом ключе S токи через транзисторы, параметры которых близки, практически равны. Напряжение, выделяемое на R₁, равно разности между напряжением питания и напряжением база-эмиттер первого транзистора, умноженным на отношение R₁/R₂. При подключении одной или соответственно обеих ламп к A1/B1/напряжение база-эмиттер второго транзистора VT2 уменьшится на величину падения напряжения на нагрузочном сопротивлении R_ш1, ток через первый транзистор VT1 так же уменьшится и отношение старого значения тока к установившемуся новому будет L_n(I₁/I₁) = U/_Т , где = 26 мВ при T= 293K, таким образом , т.о. выбрав определенное значение R_ш1 и задав начальное значение токов через транзисторы, можно рассчитать величину упомянутых сопротивлений R₁, R₂, обеспечивающих получение на резисторе R₁ напряжения управления другими блоками, подключенными к клемме A5/B6/, т.е. включать индикатор при снижении тока нагрузки ниже заданной величины /обрыв одной или обеих ламп в "горячем" режиме/. В "холодном" режиме /ключ S разомкнут/ балластный резистор R₃ ограничивает величину тока через нагрузку 1 E на уровне, недостаточном для их разогрева. При этом, поскольку R₃ много больше сопротивления одной нагрузки E или параллельно включенных нагрузок, напряжение на эмиттерах VT1 и VT2 близко к нулю и соответственно напряжение на выходе блока 2 /точки A5 или B6/ ниже напряжения включения блока 3, индикатор 7 не горит. При обрыве одной из нагрузок E /ламп/ напряжение в точке A5 или B6 практически не изменится, а при обрыве обеих нагрузок напряжение на эмиттерах обоих транзисторов увеличится до значения, равного напряжению питания минус удвоенное падение напряжения на резисторе R₃, причем на выходе блока появится напряжение, достаточное для срабатывания блока 3. Причем в указанном блоке имеет место защита от короткого замыкания /КЗ/ в цепи индикатора 7. При возникновении КЗ диод VD3 замыкает вход C1 блока 3 на общую шину, в результате чего величина тока через транзистор VT5 уменьшается до безопасного значения. В то же время наличие небольшого тока в цепи коллектора транзистора VT5 создает на индикаторе 7 падение напряжения, позволяющее отключить действие цепи защиты при отключении K3. Блок 2 по фиг. 3 работает аналогично блоку по фиг. 2 только с той разницей, что при обрыве нагрузки процессы на транзисторах VT1 и VT3 протекают аналогично описанным, а сигнал с их коллекторов суммируется на выходе блока 2 /точка B6/. При включении в работу блока 4 на D5 напряжение питания подается непосредственно на D7 посредством переключателя S1. ЛАС 8 запускается через вход K5 и сигналы с выхода K6 и D7 открывают ключ 9, VT7 открывается, замыкая цепь от D5 к D1. ЛАС 8 анализирует уровни на входах K1, K2, K3, при этом наличие сигнала на K1 дает информацию о включенном состоянии ключа 9, наличие сигнала, близкого к нулю, на входе K2 свидетельствует о коротком замыканиии нагрузки e /лампы E1/, наличие сигнала на D3 /см. описание работы блока по фиг. 2/ свидетельствует, при рассмотренных выше уровня срабатывания соответствующего входа K3 о наличии или отсутствии обрыва в цепи нагрузки /E1/, при этом проверка проводится как в "горячем", так и в "холодном" состоянии. При выработке сигнала "Норма" на выходе K6 ЛАС 8 ключ 9 удерживается в открытом состоянии и на клемме D4 присутствует логический ноль. При выработке сигнала "Отказ" на клемме D4 появляется логическая единица, а на выходе K6 появляется сигнал определенной скважности для управления ключом 9. ЛАС 8 в состоянии "Отказ" вырабатывает сигнал управления по алгоритму "самовосстановления", т.е. устранение короткого замыкания в контролируемой цепи или нагрузке приводит к нормальной работе устройства и учитывает необходимые для последнего временные интервалы для нормального режима работы ключа 9. Следует отметить, что по представленному алгоритму работы блока 4 его можно синтезировать по этому алгоритму /см. 6, 7/. Так, сигнал с K5 приводит к появлению сигнала на K6, а наличие нулевого потенциала на K2 приводит к появлению периодического сигнала на K6, т. е. входы K2 и K5 фактически являются входами управляемого напряжением генератора уровня с передачей логического уровня единица на K4, куда так же приходит аналогичная информация при обрыве нагрузки, т.е. наличия сигнала на K3, при этом, по внутреннему таймеру блок может периодически отключаться для анализа состояния нагрузки в "холодном режиме" /от A3 или B4/. Данный блок 4 может так же быть синтезирован на микропроцессоре /см. например 6, 7/.

Применение указанного устройства позволяет исключить ложные срабатывания до напряжения до 6 В, в отличие от известных применяемых устройств, тестовые проверки показали высочайшую надежность устройства, возможность электронного тестирования состояния нагрузки /ламп/ дает возможность осуществлять достоверный контроль проверяемых цепей, устройство несложно по конструкции, практически не требует налаживания и позволяет осуществить электронную защиту проверяемых цепей с минимумом составляющих.

Источники информации: 1. Патент США N 3852733, 1974.

2. Заявка Франции N 2376587, 1978.

3. Заявка Франции N 2376588, 1978.

4. Заявка Франции N 2255775, 1975.

5. Шкритек П. Справочное руководство по звуковой схемотехнике. М.: Мир, 1991.

6. Шило В.Л. Популярные цифровые микросхемы, справочник, изд. 2, Челябинск, Металлургия, 1989.

7. Преснухин Л.Н. и др. Основы конструирования микроэлектронных вычислительных машин. - М.: Высшая школа, 1976.

Формула изобретения

1. Устройство контроля, включающее по крайней мере один блок формирования сигнала состояния нагрузки, основной вход которого является входом для подключения активной нагрузки, а выход связан с входом блока сигнализации, при этом общая шина и шина питания подключены к соответствующим клеммам этих блоков, отличающееся тем, что каждый блок формирования сигнала состояния нагрузки выполнен в виде транзисторов одинаковой проводимости, базы которых соединены непосредственно, а эмиттеры - через первый нагрузочный резистор, при этом эмиттер первого транзистора является основным входом данного блока, а эмиттер второго транзистора посредством второго резистора и параллельно включенному ему переключателя подключен к шине питания, причем коллекторные нагрузки транзисторов подключены к общей шине, а база второго транзистора связана с его коллектором, при этом выход вентильного элемента, подключенный к коллектору первого транзистора, является выходом блока формирования сигнала состояния нагрузки.

2. Устройство по п.1, отличающееся тем, что блок формирования сигнала состояния нагрузки снабжен по крайней мере одним дополнительным узлом, выполненным в виде дополнительного транзистора, база которого объединена с базой первого транзистора, а эмиттер является дополнительным входом данного блока для подключения дополнительной активной нагрузки, который посредством дополнительного нагрузочного сопротивления также связан с эмиттером второго транзистора, причем коллектор дополнительного транзистора, в цепь питания которого включена соответствующая нагрузка, через дополнительный вентильный элемент, включенный аналогично основному вентильному элементу, связан с выходом упомянутого блока.

3. Устройство по п.1, отличающееся тем, что оно снабжено по крайней мере одним блоком анализа состояния цепи контрольной нагрузки, каждый из которых выполнен в виде логического анализатора состояния и мощного электронного ключа с логическими входами, причем вход ключа связан с шиной питания, а выход подключен к эмиттеру второго транзистора блока формирования сигнала состояния нагрузки и к первому входу логического анализатора состояния, второй вход которого подключен к контрольной нагрузке непосредственно, третий вход связан с выходом соответствующего блока формирования сигнала состояния нагрузки, а четвертый вход посредством переключателя подключен к шине питания и непосредственно связан с одним из логических входов электронного ключа, второй логический вход которого связан с выходом выработки сигнала начального включения и поддержания ключа в рабочем состоянии, а второй выход логического анализатора состояния является выходом выработки сигнала "Отказ", который связан с входом блока сигнализации.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5