Устройство хранения и обработки данных и способ его изготовления

Устройство хранения и обработки данных и способ его изготовления

Реферат

 

Изобретение относится к устройству хранения и обработки данных и способу его изготовления. Устройство содержит расположенные на подложке модули памяти ПЗУ и/или ОЗМС, и/или ПЕРЕЗАПИСЫВАЕМЫЕ, и/или модули обработки. Модули памяти и/или обработки создают в виде одного или множества основных слоев, расположенных поверх подложки. Устройство содержит в себе активные компоненты, обеспечивающие функционирование устройства. Согласно способу изготовления устройства модули памяти и/или модули обработки формируют на подложке путем операций последовательного нанесения слоев. Нанесение и обработку слоев производят в тепловом режиме, при котором уже нанесенный и обработанный нижележащий слой или слои не подвергают воздействию статических или динамических температур, превышающих заданные пределы устойчивости. В результате предложенной конфигурации плотные двумерные комбинации однобитовых ячеек могут быть объединены в трехмерные структуры памяти с уменьшенными затратами. Устройство также имеет короткие времена произвольной выборки, повышенную скорость передачи данных, уменьшенную потребляемую мощность при одновременном повышении плотности упаковки. При создании используются низкотемпературные процессы и пригодные для них материалы. 2 с. и 35 з.п.ф-лы, 10 ил.

Настоящее изобретение относится к устройству хранения и обработки данных согласно преамбуле к пункту 1 или к пункту 9 формулы изобретения, а также к способу его изготовления согласно преамбуле к пункту 25 формулы изобретения.

В частности, изобретение относится к устройству хранения и обработки данных для трехмерной наращиваемой одно- и многослойной памяти с модулями и устройствами обработки данных; и, в особенности, к устройствам, которые основаны на адресации блоков ПЗУ (постоянного запоминающего устройства) (ROM) и/или устройств ОЗМС (WORM) (с однократной записью и многократным считыванием) и/или ПЕРЕЗАПИСЫВАЕМЫХ (REWRITABLE) в пассивной матричной схеме.

В настоящей заявке на изобретение подтвержден приоритет заявки на патент Норвегии 982518, имеющей название "Наращиваемое интегрированное устройство обработки данных"("Scalable integrated data-processing device"), права на который были переданы заявителю настоящего изобретения. Указанное наращиваемое интегрированное устройство обработки данных, в частности микроЭВМ, содержит в себе блок обработки с по меньшей мере одним процессором и блок памяти с по меньшей мере одним запоминающим устройством. Устройство обработки данных создают на несущей подложке, и оно содержит в себе, по существу, параллельные слои, примыкающие один к другому и расположенные в виде многослойной структуры один над другим. Каждый из блоков обработки и блоков памяти создают в одном или в большем количестве таких слоев и/или в слоях, которые сформированы с выбранным количеством процессоров и запоминающих устройств в выбранных комбинациях. В каждом слое создают горизонтальные электрические проводящие структуры, которые образуют внутренние электрические соединения в слое, а помимо этого каждый слой содержит в себе дополнительные электрические проводящие структуры, которые обеспечивают электрические соединения с другими слоями и с наружной частью устройства обработки данных. В слое указанные дополнительные электрические структуры создают по меньшей мере на боковом торце слоя в виде торцевых соединителей и/или в предпочтительном варианте в виде вертикальных проводящих структур, которые образуют электрическое соединение в направлении поперек слоя и перпендикулярно к его плоскости для обеспечения контакта с электрическими проводящими структурами в других слоях. В частности, слои могут быть образованы множеством подслоев, изготовленных из органических тонкопленочных материалов. Некоторые слои или подслои могут также быть изготовлены как из органических, так и из неорганических тонкопленочных материалов. На фиг.1 изображен предпочтительный вариант осуществления устройства обработки данных согласно приоритетной заявке на изобретение. Предпочтительный вариант содержит процессоры и запоминающие устройства, созданные в одном и том же слое, причем последние представляют собой, например, выделенные процессорам ОЗУ (оперативные запоминающие устройства) (RAM). На подложке S создают интерфейс 3 процессора и интерфейс 8 ввода-вывода, а выше интерфейса 3 процессора расположен слой P₁ процессоров с по меньшей мере одним процессором. Как интерфейс 3 процессора, так и слой P₁ процессоров, будучи в устройстве обработки данных самыми нижними слоями, смежными с подложкой, могут быть реализованы посредством обычной технологии, например технологии изготовления кремниевых приборов. Выше слоя P₁ процессоров создают первый слой M₁ запоминающих устройств, конфигурация которого может иметь одно или более ОЗУ 6, выделенных процессорам 5 из нижележащего слоя P₁ процессоров. При этом на фиг.1 особо отмечены отдельные ОЗУ 6 в слое M₁ запоминающих устройств. С другой стороны показано, каким образом запоминающие устройства в слое M₁ запоминающих устройств могут быть напрямую соединены с нижележащим слоем P₁ процессоров посредством шин 7, причем многослойная конфигурация позволяет создавать большое количество таких шин 7 путем их осуществления в виде вертикальных проводящих структур, а конфигурация "слой на слое" позволяет создавать большое количество таких шинных соединений между слоем P₁ процессоров и слоем M₁ запоминающих устройств, имеющих к тому же короткий путь прохождения сигнала. Представляется понятным, что, в отличие от рассмотренного варианта, компоновка путем их размещения рядом на поверхности потребовала бы наличия более длинных соединений и, следовательно, более длительных времен пересылки данных. Показанное устройство обработки данных дополнительно содержит в себе объединенные слои MP₁, MP₂, МР₃ запоминающих устройств и процессоров, снабженные процессорами, которые соединены между собой и с интерфейсом 3 процессора через одну и ту же шину 4 процессора. Все объединенные слои МР запоминающих устройств и процессоров формируют по меньшей мере один процессор 5 и по меньшей мере одно ОЗУ 6. Над объединенными слоями МР запоминающих устройств и процессоров создают интерфейс 1 запоминающих устройств с интерфейсом 9 ввода-вывода на внешние устройства, а над интерфейсом 1 запоминающих устройств расположено требуемое большое количество слоев М2, М3,... запоминающих устройств, которые могут быть осуществлены в виде массовой памяти устройства обработки данных. Указанные слои М₂, М₃ и т.д. запоминающих устройств, в свою очередь, соединены с интерфейсом 1 запоминающих устройств через шины памяти, осуществленные в виде вертикальных проводящих структур 2, проходящих через слои М₂, М₃....

Интегрированное устройство обработки данных имеет такую наращиваемую архитектуру, что его конфигурация, в принципе, может иметь практически неограниченную емкость памяти и количество процессоров. В частности, в устройстве обработки данных могут быть осуществлены различные типы параллельной наращиваемой архитектуры с единой оптимальной трехмерной схемой межкомпонентных соединений.

Помимо того, что блок памяти устройства обработки данных содержит в себе оперативные запоминающие устройства, он должен также содержать в себе запоминающие устройства типа ПЗУ, ОЗМС или ПЕРЕЗАПИСЫВАЕМЫЕ, либо их комбинации.

В частности, в настоящем изобретении показаны пути реализации трехмерной наращиваемой одно- и многослойной памяти и модулей обработки данных посредством структур и способов обработки, что делает их пригодными для использования в наращиваемом интегрированном устройстве обработки данных вышеуказанного типа, но изобретение не ограничивается этим.

Ниже приводится краткое описание предпосылок создания изобретения.

В опубликованной заявке на международный патент WO95/09438 (Заврацки и др. (Zawracky & al.), права на который переданы Копин Корпорейшн (Kopin Corp. )) раскрыто устройство интегральной схемы в виде многослойной структуры, в частности микропроцессора, разделенного на функциональные блоки, такие как блок арифметических вычислений, контроллер, элементы памяти и т.д., которые изготавливают в одной и той же или в отдельных полупроводниковых пластинах, а затем создают из них многослойную структуру. Функциональные блоки устройства схемы соединений разделены на части, причем одна часть расположена на монокристаллической микросхеме, а остальные части - на покрывающей ее тонкой пленке, при этом электрическое соединение составных частей осуществляют через промежуточный изолирующий слой. Устройство схемы соединений содержит в себе как объемный монокристалл, так и тонкопленочные полупроводниковые слои, при этом элементы схемы могут быть сформированы как в объемном неорганическом полупроводниковом материале, так и в виде многослойных структур, содержащих в себе объемный кремний и/или тонкопленочный арсенид галлия. Различные слои устройства схемы соединений могут быть уложены в виде многослойной структуры путем изготовления каждого из слоев схемы на отдельной подложке из тонкопленочного материала с последующим переносом слоев в многослойную структуру и использования отдельных межкомпонентных соединений, проходящих вертикально через изолирующие слои, которые отделяют каждый слой схемы в многослойной структуре. Согласно одному предпочтительному варианту осуществления устройство схемы соединений выполнено в виде объемного процессорного устройства с микропроцессором и ОЗУ в отдельных и расположенных в виде находящихся один над другим чередующихся слоев, имеющих вертикальные соединения, образованные металлическими сквозными перемычками, проходящими через слои. Однако в заявке Заврацки и др. нет никаких указаний на то, каким образом можно выполнить модули памяти, например, типа ПЗУ или ОЗМС (WORM), а предусмотренная конструкция устройства схемы соединений не обеспечивает возможность формирования модулей памяти, имеющих элементы памяти с пассивной матричной адресацией.

В патенте США 5714768 (Овшински и др.)(Ovshinsky & аl.), по существу, раскрыт вариант объединения запоминающего устройства с устройством логической обработки, причем запоминающее устройство создают в виде одной или более матриц памяти, расположенных в верхней части логического устройства обработки. Каждая матрица памяти состоит из упорядоченных в виде матрицы ячеек памяти, адресацию которых осуществляют посредством битов, слов и шин, образующих электроды адресации ячеек памяти, которые раскрыты как отдельные функциональные блоки.

В частности, ячейки памяти реализуют из запоминающего материала, изменяющего фазу под действием электричества и основанного на неорганических составах типа халькогенида, нанесение которого может быть осуществлено посредством процесса низкотемпературного осаждения.

В настоящее время существуют демонстрационные кристаллы усовершенствованных динамических ОЗУ (DRAM) в модулях по 1 гигабиту (Гбит), полученные по 0,18 мкм технологии и имеющие площадь микросхемы 570 мм². Для обычной ячейки динамического ОЗУ с одним транзистором необходима площадь приблизительно 10² (где - минимальный размер элемента микросхемы), хотя использование технологии обработки может значительно ее уменьшить (на 40%). Однако принимая во внимание тот факт, что существенную часть площади занимает кристалл динамического ОЗУ, на этой площади кремния не могут быть одновременно расположены дешифраторы строк и столбцов, формирователи, усилители считывания и логика исправления ошибок. Более важным является то, что в существующих схемных решениях динамических ОЗУ до настоящего времени не была доказана возможность их наращивания до трехмерной многослойной архитектуры. По своей конструкции динамические ОЗУ высокой плотности также непригодны для использования в качестве памяти ПЗУ. Для обычного ПЗУ на основе логического элемента ИЛИ-НЕ необходима номинальная площадь ячейки 70² (хотя она опять может быть уменьшена путем использования новых технологических приемов при обработке), что ограничивает значения плотности величиной <10 ^{бит/см2 даже при наиболее жестких допущениях в отношении литографии. Более высокие значения плотности могут быть достигнуты только путем использования плотной металлизации в обоих устройствах (минимальный шаг металлизации) совместно с трехмерной интеграцией. Пока еще не появились эффективные с технической и коммерческой точек зрения устройства подобного типа, несмотря на то, что огромный коммерческий потенциал стимулировал проведение большого количества научно-исследовательских и опытно-конструкторских работ в электронной промышленности, что, в свою очередь, породило появление обширной патентной литературы.}

Трехмерное устройство хранения данных. Для достижения высоких значений объемной и поверхностной плотности была предпринята попытка многослойной укладки тонких слоев запоминающего устройства поверх друг друга посредством использования, например, технологии обратной литографии для схем на тонкой неорганической пленке. Однако известный уровень техники обусловил тот факт, что устройства оказались слишком сложными или дорогостоящими для того, чтобы иметь коммерческий успех. В Патенте США 5375085 "Трехмерная сегнетоэлектрическая интегральная схема без изолирующего слоя между слоями запоминающих устройств" Б. Е. Гнейда и др. ("Three dimensional ferroelectric integrated circuit without insulation layer between memory layers"'; B.E. Gnade et al. ), раскрыто запоминающее устройство с пассивной адресацией в виде многослойной структуры, основанное на использовании сегнетоэлектрического запоминающего вещества. Однако в нем не приведено никакой конкретной информации, относящейся, в частности, к возможности многоуровневой обработки, которая поясняла бы то, каким образом могут быть выполнены законченные запоминающие устройства, содержащие в себе всю необходимую активную вспомогательную цепь. Заявителем подано несколько заявок на патент, относящихся к многослойной укладке тонкопленочных запоминающих устройств и т.д., и которые имеют отношение к настоящему изобретению. Они включают в себя заявки на патент Норвегии 973993, 980781, вышеупомянутую заявку 982518, 980602 и 990867.

Схемы с плотной металлизацией. Пассивная матричная адресация обеспечивает плотность, соответствующую площади единичной ячейки блока, приблизительно, в 4². Существует ряд патентов, где в устройствах ПЗУ используют схемы пассивной матричной адресации, например патент США 4099260 Д.Н. Лайнса и др. "Биполярное постоянное запоминающее устройство, имеющее самоизолирующие разрядные шины" (D.N. Lynes et al., "Bipolar read-only-memory unit having self-isolating bit-lines"); патент США 4400713 К. Дж. Божа и П.Б. Мольера "Матрица полупроводниковых элементов" (K.G. Ваugе and. P.В. Mollier, "Matrix array of semiconducting elements"); патент США 5170227 М. Канеко и К. Ногучи "ПЗУ с масочным программированием, имеющее монокристаллические кремниевые проводники" (М. Kaneko and К. Noguchi "Mask ROM having monocrystalline silicon conductors"); патент США 5464989 С. Мори и др. "ПЗУ с масочным программированием, использующее обнаружение туннельного тока, для хранения данных и способ его изготовления" (5. Mori et al., "Mask ROM using funnel current detection to store data and a method of manufacturing thereof"); патент США 5811337 Дж. Вена "Способ изготовления полупроводникового постоянного запоминающего устройства для постоянного хранения данных многопозиционного кодирования" (J. Wen, "Method of fabricating a semiconductor read-only memory device for permanent storage of multilevel coded data") и патента РСТ WO 96/41381 Ф. Гонсалеса и др. "Диод с многослойной структурой и канавками для использования с материалом, имеющим проводимость по нескольким направлениям, в ячейке энергонезависимой памяти" (F. Gonzalez et al., "A stack/trench diode for use with a multistate material in a non-volatile memory cell"). Однако подобные схемы явно основаны на традиционной обработке кремниевой подложки, к которой относятся, например, термическая обработка, процессы имплантации и травления, которые несовместимы с целями настоящего изобретения, то есть с низкой стоимостью и с возможностью создания устройства хранения данных с иерархической структурой.

В вышеуказанном патенте США 5375085 раскрыты устройства, основанные на пассивной матричной адресации, но ограниченные особым случаем сегнетоэлектрических запоминающих материалов. Однако было доказано, что сегнетоэлектрические материалы, указанные в этом патенте в качестве примеров, непригодны для схем запоминающего устройства с простой пассивной матричной адресацией из-за потери поляризации в невыбранных ячейках при их неоднократном частичном переключении. Эта проблема преодолена в сегнетоэлектрических ОЗУ (СЭОЗУ)(FERAM) с одним и двумя транзисторами, но они не позволяют осуществлять простое трехмерное наращивание.

В патенте США 5441907 "Процесс изготовления ПЗУ с подключаемой диодной маской" ("Process for manufacturing a plug-diode mask ROM", H-C. Sung and L. Chen) Г-К. Санга и Л. Чена раскрыто ПЗУ с пассивной матричной адресацией, в котором осуществляют кодировку двоичных данных в точке пересечения каждой матрицы посредством наличия или отсутствия диодного подключения.

Однако согласно указанному патенту, способы, в которых описано изготовление устройств, включают в себя несколько высокотемпературных операций, в том числе окончательный отжиг, что препятствует созданию многослойной структуры и не позволяет использовать дешевые материалы, пригодные для низких температур.

Тонкопленочные ПЗУ. В Патенте Великобритании 2066566 "Аморфный диод и ПЗУ или ЭСППЗУ (электрически стираемое программируемое ПЗУ) с его использованием" С. Г. Холмберга и Р.А. Флэска ("Amorphous diode and ROM or EEPROM device utilizing same", S.H. Holmberg and R.A. Flasck) раскрыты тонкопленочные запоминающие устройства, основанные на фторсодержащем аморфном кремнии. В патенте США 5272370 "Тонкопленочные ПЗУ и их изготовление" И.Д. Френча ("Thin-film ROM devices and their manufacture", I.D. French) раскрыто ПЗУ, основанное на тонкопленочных ячейках памяти в устройстве с пассивной матричной адресацией. Явно подчеркнуто осуществление многоуровневого (то есть, многоразрядное) хранения данных в каждой ячейке памяти посредством создания многослойных структур, выбор которых может быть выполнен отдельно для каждой ячейки памяти.

В основу настоящего изобретения поставлена задача создания таких конфигураций и технических решений, при которых плотные двумерные комбинации однобитовых ячеек могут быть объединены в трехмерные структуры памяти с использованием легко осуществимых и недорогих промышленных технологий.

Другой задачей настоящего изобретения является создание ПЗУ, запоминающих устройств ОЗМС и ПЕРЕЗАПИСЫВАЕМЫХ, имеющих короткие времена произвольной выборки, высокие скорости передачи данных и низкую потребляемую мощность. В настоящем документе термин "ПЕРЕЗАПИСЫВАЕМАЯ" следует применять для ячеек памяти, в которых может быть осуществлена замена запомненной информации на новую информацию посредством операции стирания/записи или прямой перезаписи. В зависимости от варианта применения может быть осуществлено либо только однократное, либо многократное выполнение этой операции.

Еще одной задачей настоящего изобретения является создание объединенных устройств хранения и обработки данных, в которых создание запоминающих структур и конструкций устройств может быть осуществлено в очень плотных структурах, отличающихся тем, что они имеют короткие двух- и трехмерные тракты межкомпонентных соединений с высокой степенью распараллеливания.

Наконец, задачей изобретения также является создание способа изготовления устройства хранения и обработки данных, в котором используют низкотемпературные процессы и пригодные для них материалы.

Поставленные задачи решаются, в частности, тем, что в устройстве хранения и обработки данных каждый основной слой модуля запоминающего устройства и/или модуля обработки данных содержит в себе многослойную структуру из функциональных подслоев, причем каждый функциональный подслой осуществляет одну или большее количество конкретных схемных функций; в основном слое или в основных слоях создают по меньшей мере часть активной схемы, и по меньшей мере некоторые из функциональных слоев содержат в себе совокупность пленочных органических материалов, обладающих низкотемпературной совместимостью, и неорганических пленок, обладающих низкотемпературной совместимостью.

Целесообразно, чтобы в заявленном устройстве по меньшей мере один из основных слоев содержал в себе модули запоминающего устройства с элементами памяти, имеющими пассивную матричную адресацию, осуществленными в материале запоминающего устройства в местах пересечения между электродами из первого набора параллельных электродов, созданного на поверхности материала запоминающего устройства, и из второго набора параллельных электродов, созданного на противоположной поверхности материала запоминающего устройства и пересекающегося с первым набором электродов, причем элементы памяти были осуществлены в виде находящихся в местах пересечения элементов с нелинейным импедансом, а каждый из элементов памяти для улучшения их адресуемости был снабжен логическим значением, задаваемым посредством коэффициента электрического импеданса материала запоминающего устройства между пересекающимися электродами. Предпочтительными элементами с нелинейным импедансом являются выпрямительные диоды, то есть диоды, изготовленные из одного или из нескольких материалов, в частности кремния, арсенида галлия или германия, в аморфной, поликристаллической, микрокристаллической, объемной или в определяемой технологическим процессом монокристаллической форме, либо из органических полупроводниковых материалов, включающих в себя молекулы, олигомеры или полимеры, или их комбинации; либо тонкопленочные транзисторы, изготовленные из одного из таких материалов, как кремний, арсенид галлия или германий, в аморфной, поликристаллической, микрокристаллической, объемной или в определяемой технологическим процессом монокристаллической форме, либо из органических полупроводниковых материалов, включающих в себя молекулы, олигомеры или полимеры, или их комбинации. В данном варианте осуществления устройства предпочтительно, чтобы по меньшей мере один основной слой содержал в себе сдвоенные модули запоминающего устройства с пассивной матричной адресацией в отдельных подслоях, причем один вышележащий и один нижележащий модули запоминающего устройства совместно использовали набор электродов строк или столбцов и чтобы было создано более одного слоя, два из основных слоев содержали в себе общие электронные схемы формирования строк или столбцов, а также факультативные электронные схемы считывания, соединенные с ними посредством общих шин. Целесообразно также использовать более одного основного слоя, каждый из которых содержал бы в себе более одного модуля запоминающего устройства, причем модули запоминающего устройства были созданы в виде расположенных рядом сегментов, уложенных поверх аналогичных сегментов из нижележащего основного слоя, образуя на общей подложке две или более расположенные рядом многослойные структуры, а часть каждого сегмента в каждой многослойной структуре была соединена с частью подложки и имеет электрическую связь со схемой, созданной на ней или в ней.

Полезно, чтобы в устройстве согласно изобретению было создано более одного основного слоя, а каждый основной слой содержал в себе более одного модуля запоминающего устройства, причем модули запоминающего устройства были бы созданы в виде расположенных рядом сегментов, уложенных в шахматном порядке поверх аналогичных сегментов из нижележащего основного слоя таким образом, что каждый модуль запоминающего устройства в многослойной структуре был расположен в шахматном порядке по отношению к примыкающим соседним модулям, а часть каждого сегмента в каждой многослойной структуре была соединена с частью подложки и имеет электрическую связь со схемой, созданной на ней или в ней.

Предпочтительно, чтобы в заявленном устройстве множество проходящих насквозь электрических проводников или сквозных перемычек, обеспечивающих соединения для подачи электропитания и сигнала между основными слоями и между последними и подложкой, имели шахматный порядок распределения в поперечном направлении.

Целесообразно, чтобы по меньшей мере один из модулей запоминающего устройства представлял собой ПЗУ с масочным программированием, либо ПЗУ с шаблонным программированием, либо устройство ОЗМС, либо содержал в себе ячейки памяти ПЕРЕЗАПИСЫВАЕМОГО типа.

Предпочтительно, чтобы один или более модулей запоминающего устройства содержал в себе совокупность по меньшей мере двух различных типов запоминающих устройств в виде ПЗУ, устройства ОЗМС или ПЕРЕЗАПИСЫВАЕМОГО, которые интегрированы по меньшей мере в один основной слой многослойной структуры.

Предпочтительно, чтобы по меньшей мере часть подложки, находящейся ниже расположенных поверх нее одного или большего количества основных слоев, содержала в себе схему, электрически соединенную с одним или большим количеством основных слоев. В этом случае предпочтительно, чтобы содержащая в себе схему часть подложки была сформирована из полупроводниковых материалов в легированном или нелегированном виде, которые были бы созданы в монокристалле или в виде тонкой пленки на пассивном кристаллодержателе, и чтобы выбор полупроводниковых материалов был осуществлен из одного или из нескольких материалов, таких как кремний, арсенид галлия и германий, в аморфной, поликристаллической, микрокристаллической, объемной или в определяемой технологическим процессом монокристаллической форме, либо из органических полупроводниковых материалов, включающих в себя молекулы, олигомеры или полимеры, или их комбинации.

Целесообразно, чтобы в качестве неорганического пленочного материала был использован кремний, соединения кремния, металлы или соединения металлов, либо их комбинации.

Предпочтительно получать находящуюся на подложке схему посредством одной или большего количества следующих технологий, а именно,КМОП, n-МОП, или р-МОП (CMOS, NMOS, PMOS), и предпочтительно, чтобы созданная на или в подложке схема также содержала бы одно или более устройств кэш-памяти в виде статического ОЗУ, динамического ОЗУ и/или сегнетоэлектрического ОЗУ (СЭОЗУ) (SRAM, DRAM, FERAM).

Полезно, чтобы созданная на подложке или внутри нее схема могла сама или в совокупности содержать в себе процессоры для обнаружения и исправления ошибок и неисправностей в модулях запоминающего устройства в основном слое или в слоях, и/или процессоры для перераспределения неисправных модулей запоминающего устройства в основном слое или в слоях, и/или процессоры для динамического перераспределения модулей запоминающего устройства в основном слое или в слоях с целью оптимизации производительности и срока службы указанных модулей.

Предпочтительно, чтобы схемы заявленного устройства в основных слоях полностью были осуществлены посредством тонкопленочной технологии.

Поставленная задача решается также тем, что в рамках способа изготовления предложенного в изобретении устройства хранения и обработки данных осуществляют нанесение и обработку указанных слоев в таком тепловом режиме, при котором уже нанесенный и обработанный нижележащий слой или слои не подвергают воздействию статической температуры, превышающей величину в пределах диапазона температур 150-450^oС, либо динамических температур, превышающих предел динамической устойчивости полимерных материалов, где указанный предел динамической устойчивости установлен равным менее 500^oС в течение не более 10 мс, либо химического разрушения, вызванного технологическим процессом, причем материалы для слоев выбирают из тонких пленок аморфного, поликристаллического или микрокристаллического кремния или германия, окислов и других диэлектрических материалов и металлов или их комбинаций, а нанесение осуществляют посредством одного из следующих способов, в частности распыления, напыления, химического осаждения из газовой фазы или плазменного химического осаждения из газовой фазы, нанесения покрытия путем центрифугирования; осуществляют обработку нанесенного слоя посредством традиционной технологии производства полупроводников, совместимой с указанным тепловым режимом, причем в качестве технологии производства полупроводников используют фотолитографию, либо жидкостное травление, либо сухое травление, в том числе реактивное ионное или плазменное травление, либо химико-механическую полировку, либо ионное легирование, либо совокупность указанных технологий; осуществляют обработку нанесенного слоя посредством кратковременного нагрева импульсным лазером или пучками частиц для стимулирования кристаллизации нанесенных аморфных пленок, уменьшения зернистости нанесенных пленок и внедрения и активирования в нем легирующих примесей; и осуществляют нанесение молекулярных олигомерных или полимерных материалов для слоев посредством технологий с использованием растворителей, напыления, распыления или других вакуумных технологий, или технологий переноса пленки, или их совокупности.

Предпочтительно изготавливать тонкопленочные схемы и транзисторы на основе кремния посредством низкотемпературного процесса с использованием кристаллизации и активирования легирующей примеси тонкопленочных транзисторов под действием лазерного излучения.

Целесообразно модуль запоминающего устройства в виде запоминающего устройства с матричной адресацией, снабженного разделительными диодами, создавать путем формирования разделительных диодов как в вертикальной, так и в планарной конфигурации, путем непосредственного нанесения пленок аморфного микрокристаллического или поликристаллического кремния n- и р-типа или германия и непосредственного нанесения тонких пленок органического полупроводника, олигомера или полимера; либо путем формирования разделительных диодов посредством лазерного плавления и отвердевания аморфных или микрокристаллических пленок неорганического полупроводникового материала n- и р-типа, нанесенных непосредственно на нижележащий слой или слои, обладающие низкотемпературной совместимостью. Тогда в последнем случае полезно осуществлять защиту нижележащего слоя или слоев от воздействия расплавленного полупроводникового материала при лазерной кристаллизации путем создания тонкопленочного диффузионного барьера, а также осуществлять запланированную реакцию между расплавленным полупроводниковым материалом и нижележащим слоем или слоями, что обеспечивает образование устойчивого химического соединения, обладающего электропроводностью, например, силицида.

Целесообразно формировать разделительные диоды посредством лазерного плавления и отвердевания нанесенной аморфной или микрокристаллической неорганической пленки, и формировать р-n переход диодов с компенсацией легирования, причем р-n переходы получать либо из нанесенного слоя, находящегося на нижележащем металлизированном покрытии, либо путем так называемого автолегирования посредством использования легирующих элементов в металлизированном покрытии пассивной матрицы; или же путем формирования разделительных диодов посредством лазерного плавления и отвердевания нанесенной аморфной или микрокристаллической неорганической пленки и формирования диода с барьером Шотки с нижележащей металлизированной структурой или с химическим соединением, образованным путем реакции с нижележащей металлизированной структурой.

В дальнейших предпочтительных вариантах осуществления изобретения лазерная кристаллизация ограничена режимом взрывной кристаллизации, соответственно, для чего требуется только кратковременный расплав поверхности на пленке и образование самораспространяющейся жидкой пленки для кристаллизации остального объема пленки, а изолирующие структуры формируют из высокорезистивных или анизотропных контактирующих материалов, которые используют в качестве разделительного диода в вертикальном направлении и непроводящего межслойного диэлектрика в горизонтальном направлении относительно слоев.

В последнем случае предпочтительно и разделительный диод, и непроводящий межслойный диэлектрик формировать путем химической или термической модификации указанных контактирующих материалов, а в таком случае химическая или термическая модификация может возникнуть путем автолегирования высокорезистивного аморфного кремния и лазерной кристаллизации высокорезистивного аморфного кремния.

Целесообразно, чтобы модуль запоминающего устройства был реализован в виде запоминающего устройства с матричной адресацией, снабженного разделительными диодами, путем формирования диода в пространственно ограниченных областях, например, в точках пересечения матрицы и одновременного создания боковой изоляции между диодами посредством процесса самосовмещения, ограничивающего формирование диодных переходов пространственно ограниченными областями посредством только одного из следующих процессов, а именно лазерной кристаллизации с модуляцией поглощенной энергии лазерного излучения элементами нижележащих слоев или структур, лазерной кристаллизации с модуляцией поглощенной лазерной энергии просветляющими или отражающими тонкими пленками, ограничения образования центров кристаллизации при лазерной кристаллизации теми областями, в которых находится металл; управления поверхностью межслойного диэлектрика; использования нижележащих слоев или структур в качестве источников легирующей примеси для формирования диодного перехода посредством взрывной кристаллизации, или выборочное химическое или физическое осаждение из паровой фазы аморфных или микрокристаллических пленок, на которые воздействует поверхностная модификация поверхности межслойного диэлектрика.

Предпочтительно разделять функциональные подслои посредством выравнивающего слоя диэлектрика, сформированного способом центрифугирования или другими способами нанесения покрытия и химико-механической полировкой, причем указанный слой диэлектрика выполнен из олигомерного, полимерного или из неорганического материала, а также осуществлять инициацию индуцированной кристаллизации посредством иных источников с направленной энергией, чем лазеры, в том числе импульсных ионных и электронных пучков.

Поставленная задача решается с использованием новых материалов и процессов, которые позволяют создать устройства с новыми двух- и трехмерными структурами. В связи с этим, отличительными признаками являются следующие.

1. Модули запоминающего устройства изготавливают с использованием процессов и материалов, обеспечивающих низкотемпературную совместимость, то есть полимеров или низкотемпературной обработки поликристаллического, или микрокристаллического, или аморфного кремния. В данном случае термин "низкотемпературная совместимость" относится к процессам, при которых статические температуры не превышают значений, пригодных для полимероподобных подложек, или к процессам кратковременного нагрева, которые ограничены временами, достаточно короткими для обеспечения подобной пригодности. Например, при лазерной кристаллизации тонкопленочного кремния температура во внешнем слое в действительности весьма высока, но вследствие короткой продолжительности теплового импульса и суммарной плотности энергии, тепло быстро перераспределяется в поддерживающие слои. Вследствие калориметрических эффектов после достижения определенной глубины высоких температур в них не возникает. Для простоты, описанные выше процессы и материалы, обладающие низкотемпературной совместимостью, далее могут быть упомянуты как "низкотемпературная обработка" и "низкотемпературные материалы".

2. Низкотемпературная обработка предоставляет возможность создания модулей запоминающего устройства в одном суперслое или в многослойной структуре из суперслоев, не п